[发明专利]半导体器件

说明书

技术领域

本发明涉及半导体器件，特别是涉及高耐压半导体器件。

背景技术

以往的功率设备具有：在半导体基板表面内通过离子注入或者杂质扩散而形成的p型半导体层以及n型半导体层、和在p型半导体层以及n型半导体层的表面上形成的绝缘膜以及电极。在具有这样的基本结构的功率设备的电极的角部(电极端部)，容易产生电场集中，为了缓和该电场集中，在与电极终端部接触的位置处，在半导体层中形成杂质区域(以下，称为GR(Guard Ring)层(保护环层))。而且，为了使在GR层的角部(电极端部)产生的电场集中朝向半导体层内部的方向扩展地缓和，在GR层的外侧的半导体层表面内，与GR层接触或者离开间隔地形成其他的杂质区域(以下，称为JTE(Junction Termination Extension，结终端扩展)层)。

此处，图9是示出专利文献1记载的以往的功率半导体器件的电极终端结构的纵剖面图，更具体而言，示出作为终端结构而具有GR层以及多个JTE层的肖特基势垒二极管的纵剖面结构。如图9所示，在n⁺型半导体基板1P上的n^-型半导体层2P的表面上，形成有作为肖特基电极的第一电极3P。并且，以与第一电极3P的端部相接而环状地包围第一电极3P的方式，从n^-型半导体层2P的表面朝向该层2P的内部而形成有由第一p型半导体层构成的GR层4P。而且，从n^-型半导体层2P的表面朝向该层2P的内部，以与GR层4P离开间隔地在GR层4P的周围环状地分布的方式，形成有由第二p型半导体层构成的多个JTE层5P。在n⁺型半导体基板1P的背面上，作为欧姆电极形成有第二电极6P。另外，绝缘膜7P形成在包括第一电极3P的端部的该电极3P的一部分上、从GR层4P的第一电极3P的端部向外侧突出的部分的表面上、各JTE层5P的表面上、以及n^-型半导体层2P的表面上。

如上所述，图9的终端结构具备：用于缓和第一电极3P的端部的电场的GR层4P；以及用于缓和GR层4P的端部(角部)4PE中的电场集中的多个JTE层5P。

具有由这样的GR层4P和JTE层5P构成的终端结构的半导体器件可以得到与根据n^-型半导体层2P的厚度和杂质浓度计算出的理想耐压接近的耐压。

专利文献1：日本特开2003-101039号公报

但是，在设置了图9所示那样的JTE层5P的终端结构中，有时在n^-型半导体层2P与绝缘膜7P的界面8P中存在的能级或缺陷、或者从绝缘膜7P中经由界面8P而浸入的微量的外来杂质或从外部通过绝缘膜7P浸入至界面8P的微量的外来杂质中的任意一个都成为泄漏电流的产生源以及屈服点，使耐压大幅劣化。

发明内容

本发明是为了解决这样的问题点而完成的，目的在于提供一种抑制了由于第一导电型的半导体层表面存在的缺陷、能级以及外来杂质的影响而引起的耐压劣化的高耐压的半导体器件。

本发明的主题所涉及的半导体器件的特征在于，具备：第一导电型的半导体层；形成在所述半导体层的主面上的电极；在所述半导体层的所述主面内从位于所述电极的端部以及所述端部的周边部的正下方的部分朝向所述半导体层的内部而形成、并且以包围所述电极的方式形成的第二导电型的保护环层；以从所述保护环层离开间隔地包围所述保护环层的方式，在所述半导体层的所述主面内从比所述端部周边部靠外侧的部分朝向所述半导体层的内部而形成的由至少一个构成的槽；从所述至少一个槽的底部朝向所述半导体层的内部，以包围所述保护环层的方式形成的由至少一个构成的所述第二导电型的JTE层；以及以覆盖所述保护环层的表面以及所述至少一个JTE层的表面的方式形成在所述半导体层的所述主面上的绝缘膜。

根据本发明的主题，由于在第一导电型半导体层的表面形成的槽的底部正下方区域形成了JTE层，所以即使在施加逆向电压时也可以减小对第一导电型半导体层的表面施加的电场强度。而且，根据本发明的主题，即使第一导电型半导体层的表面的带电状态发生变化，也由于没有形成槽的第一导电型半导体层的表面与JTE层的底部离开得较远，所以可以抑制JTE层的端部的电场强度分布的变动。

本发明的目的、特征、一个方面、以及优点通过以下详细的记载和附图将更加明确。

附图说明

图1是示意性地示出本发明的实施方式1的半导体器件的俯视图。

图2是示出本发明的实施方式1的半导体器件的纵剖面图。

图3是示出本发明的实施方式1的半导体器件的制造工序的纵剖面图。