[发明专利]多项式数据处理运算

权利要求书

1.一种用于处理数据的装置，包括：

响应于程序指令来生成一个或多个控制信号的指令解码器；

具有多个寄存器的寄存器库；以及

处理电路，其耦合到所述指令解码器和所述寄存器库并且响应于所述一个或多个控制信号来对存储在所述寄存器库中的一个或多个数据值执行对应于所述程序指令的数据处理运算；其中

所述指令解码器响应于多项式除法指令来生成一个或多个控制信号，所述一个或多个控制信号控制所述处理电路至少生成表示用分母多项式去除分子多项式的二元域上的多项式除法的商多项式的商值，所述分母多项式是由c_ixⁱ(N≥i≥0)的和给出的N次多项式，其中c(N-1)到c₀表示存储在所述寄存器库的寄存器中的相应位，以及c_N＝1并且没有被存储在所述寄存器中。

2.根据权利要求1所述的装置，其中所述寄存器是N位寄存器。

3.根据权利要求1所述的装置，其中所述寄存器库包括多个N位寄存器。

4.根据前述权利要求中的任一项所述的装置，其中由下述之一来表示多项式：

(i)具有作为M位寄存器的位k的项x^k的系数c_k的所述M位寄存器内的值，其中(M-1)≥k≥0；以及

(ii)具有作为M位寄存器的位(M-1)-k的项x^k的系数c_k的所述M位寄存器内的值，其中(M-1)≥k≥0。

5.根据权利要求3所述的装置，其中所述分子多项式由存储在所述多个N位寄存器的两个寄存器内的2N位分子值表示。

6.根据权利要求1所述的装置，其中所述分子多项式由存储在所述多个寄存器的2N位寄存器内的2N位分子值表示。

7.根据前述权利要求中的任一项所述的装置，其中所述处理电路由所述控制信号控制以生成表示由用所述分母多项式去除所述分子多项式的多项式除法产生的余数多项式的余数值，其中所述控制信号是所述指令解码器响应于所述多项式除法指令生成的。

8.根据权利要求7所述的装置，其中所述余数值是存储在所述多个寄存器的N位寄存器内的N位余数值。

9.根据前述权利要求中的任一项所述的装置，其中所述商值是存储在所述多个寄存器的N位寄存器内的N位商值。

10.根据前述权利要求中的任一项所述的装置，其中所述多项式除法指令是由所述装置执行以使用所生成的商值来对要传输的信号加扰的部分加扰器程序代码。

11.根据前述权利要求中的任一项所述的装置，其中所述寄存器库包括由程序指令而不是所述多项式除法指令使用的多个通用标量寄存器。

12.根据前述权利要求中的任一项所述的装置，其中所述指令解码器响应于多项式乘法指令来生成一个或多个控制信号，所述一个或多个控制信号控制所述处理电路至少生成表示用第二多项式去乘第一多项式的二元域上的多项式乘法的积多项式的积值。

13.根据前述权利要求中的任一项所述的装置，其中所述多项式除法指令是具有作为标量值的所述分母值和作为矢量值的所述商值以及表示所述分子多项式的分子值的矢量指令。

14.一种处理数据的方法，包括下述步骤：

解码程序指令以生成一个或多个控制信号；

响应于所述一个或多个控制信号，对存储在具有多个寄存器的寄存器库中的一个或多个数据值执行对应于所述程序指令的数据处理运算；其中

所述解码响应于多项式除法指令来生成一个或多个控制信号，所述一个或多个控制信号控制至少生成表示用分母多项式去除分子多项式的二元域上的多项式除法的商多项式的商值，所述分母多项式是由c_ixⁱ(N≥i≥0)的和给出的N次多项式，其中c(N-1)到c₀表示存储在所述寄存器库的寄存器中的相应位，以及c_N＝1并且没有被存储在所述寄存器中。

15.根据权利要求14所述的方法，其中所述寄存器是N位寄存器。

16.根据权利要求14所述的方法，其中所述寄存器库包括多个N位寄存器。