[发明专利]多项式数据处理运算

说明书

技术领域

本发明涉及数据处理系统的领域。更特别地，本发明涉及提供对多项式数据处理运算的支持的数据处理系统。

背景技术

已知在数据处理系统中提供一些对多项式算法的支持。例如，已知提供对与里德索罗门(Reed Solomon)编码或椭圆曲线密码术(EllipticCurve Cryptography)相关联的多项式算法的支持。一种提供这样的支持的已知数据处理系统是由德州仪器公司(Texas Instruments)生产的被称为TMS320C64x的数字信号处理器。这些数字信号处理器提供执行下列运算的指令：

a＝b*c mod p(其中b是32位且c是9位)，并且

其中p被保持在特定的32位寄存器中(GPLYA或GPLYB)。

该多项式指令的已知形式产生多项式乘法的余数部分，从而提供对里德索罗门编码的良好支持。这不适合于其他形式的多项式数据处理，例如与传输代码的计算或信号加扰相关联的多项式数据处理。

还已知为了信号加扰或生成传输代码的目的而提供特定用途硬件。这样的特定用途硬件可以以能够以高速执行必需的计算的形式来提供，但是具有的缺点是：消耗了用于该专用功能的重要电路资源以及是相对不灵活的(inflexible)并且不适合于重复使用和/或修改。

发明内容

从本发明的一个方面来看提供了用于处理数据的装置，该装置包括：

响应于程序指令来生成一个或多个控制信号的指令解码器；

具有多个寄存器的寄存器库(register bank)；以及

处理电路，其耦合到所述指令解码器和所述寄存器库并且响应于所述一个或多个控制信号来对存储在所述寄存器库中的一个或多个数据值执行对应于所述程序指令的数据处理运算；其中

所述指令解码器响应于多项式除法指令来生成一个或多个控制信号，其控制所述处理电路至少生成表示用分母多项式去除分子多项式的二元域内的多项式除法的商多项式的商值，所述分母多项式是由c_ixⁱ(N≥i≥0)的和给出的N次多项式，其中c(N-1)到c₀表示存储在所述寄存器库的寄存器中的相应位，以及c_N＝1并且没有被存储在所述寄存器中。

本技术提供一种可编程数据处理装置，其具有通用元件，例如指令解码器、寄存器库和处理电路，所述处理电路具有另外提供多项式除法指令的能力，其至少生成表示由多项式除法产生的商多项式的商值。此外，分母多项式被以下述形式存储在寄存器库的寄存器内，所述形式即多项式的最高次项的系数被固定为“1”并且假设不需要被存储在寄存器内。这允许分母多项式具有比被用于存储分母值的位宽度高一次的次数，从而允许更有效地使用寄存器库的寄存器内表示多项式除法的结果的位空间，以便更容易地与可能结果的最大位宽度匹配。

存储分母多项式的系数的寄存器可以是N位寄存器。

尽管要操作的多项式可以由存储在寄存器内的值以各种不同形式来表示，但是通过将不同项的系数存储在寄存器内所存储的值的相应位位置处来表示它们更方便。

可以以不同的顺序在寄存器内所保持的值中存储所述系数，例如将最低次项的系数存储在最高有效位位置处进行到将最高次项的系数存储在最低有效位位置处，或者正好相反(例如类似于低位在前或高位在前存储)。

分子多项式通常具有比分母多项式更高的次数，并且因此方便的实施例用存储在寄存器库内的两个N位存储器或一个2N位寄存器(当在该寄存器库内提供有这样的更宽寄存器(例如累加寄存器)的时候)内的2N位分子值来表示分子多项式。

多项式除法指令还可以生成表示由多项式除法产生的余数多项式的余数值以及表示商多项式的商值。当商多项式用于生成加扰信号、传输代码等等时，余数多项式还用于其他情况，并且因此在根据多项式除法指令生成这二者的情况下是方便的。

余数值和商值可以被方便地存储在寄存器库的相应N位寄存器内。

当所使用的寄存器库包括由程序指令而非多项式除法指令使用的多个通用标量寄存器时，实施该技术的效率被改进。

当数据处理系统另外提供结合上述多项式除法指令的多项式乘法指令时，并入了多项式除法指令的该数据处理系统的普遍适用性以及针对各种函数重复使用该系统的能力被增强。

尽管通常可能需要标量形式的多项式除法指令，但是在一些实施例中还有可能期望提供作为矢量指令的多项式除法指令，其中分母值是标量值，因为所述分母值通常将并不频繁地改变并且需要被应用于长矢量序列的分子值以生成矢量序列的商值。