[发明专利]用于多级缓存利用的设备和方法

说明书

技术领域

本发明涉及缓存利用。更具体地，本发明的一些实施例涉及用于在诸如基于处理器的系统的电子系统中利用多级非易失性缓存的设备和方法。

背景技术

许多电子系统受益于缓存存储器的使用。在一些电子系统中，可以提供驱动器软件来利用缓存存储器。

在ftp://download.intel.com/design/flash/NAND/turbomemory/whitepaper.pdf公布的白皮书中，白皮书把Turbo Memory描述为由Intel Turbo Memory控制器ASIC(特定用途集成电路)芯片和能够在休眠后更快地恢复工作(productivity)的两个Intel NAND闪速非易失性存储器部件组成，从而通过限制硬盘驱动器访问来提供附加的节能并且提高应用响应性以获得更丰富的用户体验。

附图说明

通过如附图中示出的优选实施例的以下描述，本发明的各个特征将显而易见，其中贯穿附图相似的附图标记一般指的是相同的部件。附图不必按比例绘制，相反重点放在示出本发明的原理。

图1是依据本发明一些实施例的电子系统的框图。

图2是依据本发明一些实施例的基于处理器的系统的框图。

图3是依据本发明一些实施例的另一个基于处理器的系统的框图。

图4是依据本发明一些实施例的流程图。

图5是依据本发明一些实施例的另一个流程图。

图6是依据本发明一些实施例的另一个流程图。

具体实施方式

在以下的描述中，为了解释而非限制的目的，阐述了诸如特定结构、架构、接口、技术等等的具体细节以便提供对本发明的各个方面的彻底理解。然而，对于得益于本公开的本领域的技术人员将显而易见的是，可以在偏离这些具体细节的其他示例中实践本发明的各个方面。在某些实例中，省略对熟知的装置、电路和方法的描述以免因不必要的细节而使本发明的描述晦涩难懂。

参考图1，非易失性缓存存储器10可以包括位于电子系统的系统存储器12和大容量储存器装置13之间的多级非易失性缓存存储器11，以及耦合到多级非易失性缓存存储器11的控制器14，其中控制器14可以被配置成控制对多级非易失性缓存存储器11的利用。例如，多级非易失性缓存存储器11可以包括：第一级非易失性缓存存储器15以及第二级非易失性缓存存储器16，该第一级非易失性缓存存储器15具有第一操作特性集，该第二级非易失性缓存存储器16具有第二操作特性集，其中第二操作特性集不同于第一操作特性集。例如，控制器可以被配置成依据相应的第一和第二操作特性集而与第二级非易失性缓存存储器16不同地利用第一级非易失性缓存存储器15。

在缓存存储器10的一些实施例中，例如第一级非易失性缓存存储器15可以包括与第二级非易失性缓存存储器16相比相对更快的缓存存储器。在缓存存储器10的一些实施例中，例如第二级非易失性缓存存储器16可以包括与第一级非易失性缓存存储器15相比相对更高的储存密度缓存存储器。例如，第一级非易失性缓存存储器15可以包括单级单元(SLC)NAND闪速存储器，而第二级非易失性缓存存储器16可以包括多级单元(MLC)NAND闪速存储器。

例如，在缓存存储器10的一些实施例中，控制器14可以被配置成实施针对第一级非易失性缓存存储器15的第一缓存插入策略以及针对第二级非易失性缓存存储器16的第二缓存插入策略，其中第一缓存插入策略不同于第二缓存插入策略。例如，控制器14可以被进一步配置成：接收对大容量储存器访问的请求，该请求请求要在大容量储存器装置13上访问的信息；并且依据相应的第一和第二缓存插入策略把该信息缓存在第一级非易失性缓存存储器15和第二级非易失性缓存存储器16中的一个中。大容量储存器访问可以对应于读访问或写访问。例如，控制器14可以是非易失性缓存存储器装置的集成部分或者可以位于电子系统中的其他地方并且通过总线或其他电子连接而耦合到多级非易失性缓存存储器11。