[发明专利]半导体存储器及其制造方法无效
申请号: | 200980110708.X | 申请日: | 2009-03-23 |
公开(公告)号: | CN101981689A | 公开(公告)日: | 2011-02-23 |
发明(设计)人: | 清利正弘 | 申请(专利权)人: | 株式会社东芝 |
主分类号: | H01L21/8247 | 分类号: | H01L21/8247;H01L27/10;H01L27/115;H01L29/788;H01L29/792 |
代理公司: | 北京市中咨律师事务所 11247 | 代理人: | 杨晓光;于静 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 存储器 及其 制造 方法 | ||
1.一种半导体存储器,包括:
衬底;
多个栅极电极膜,其被设置在所述衬底上,沿与所述衬底的上表面平行的一个方向排列,并包括沿所述一个方向观察到的多个通孔;
多个半导体梁,其通过所述多个栅极电极膜的所述通孔而沿所述一个方向延伸;以及
电荷存储层,其被设置在所述栅极电极膜与所述半导体梁之间。
2.根据权利要求1的半导体存储器,还包括:
介电膜,其被设置在所述栅极电极膜之间,
其中所述栅极电极膜被相等地间隔。
3.根据权利要求1的半导体存储器,其中,沿所述一个方向观察时,所述多个通孔以矩阵状排列。
4.根据权利要求1的半导体存储器,其中,所述半导体梁中的一个被插入通过所述通孔中的一个。
5.根据权利要求1的半导体存储器,其中,所述栅极电极膜由硅、氮化钨、或氮化钽形成。
6.根据权利要求1的半导体存储器,还包括:
第一氧化硅层,其被设置在所述半导体梁与所述电荷存储层之间;以及
第二氧化硅层,其被设置在所述电荷存储层与所述栅极介电膜之间,
其中所述电荷存储层由氮化硅形成。
7.根据权利要求1的半导体存储器,还包括:
多个栅极电极构件,其沿与所述衬底的所述上表面平行且与所述一个方向正交的另一方向延伸;以及
栅极介电膜,其被设置在所述半导体梁与所述栅极电极构件之间,
其中,在由所述多个栅极电极膜、所述多个半导体梁、以及所述电荷存储层构成的结构中,沿所述一个方向的端部被加工成阶梯图形,阶梯的数目等于沿与所述衬底的所述上表面垂直的方向排列的所述半导体梁的数目,并且所述栅极电极构件被设置在所述结构的各阶梯的上方。
8.根据权利要求7的半导体存储器,还包括:
多个晶体管,其被设置在所述结构的所述一个方向侧,所述晶体管的数目等于沿所述另一方向排列的所述半导体梁的数目,并且所述多个晶体管被共同连接到沿与所述衬底的所述上表面垂直的方向排列的所述多个半导体梁。
9.一种制造半导体存储器的方法,包括:
通过在衬底上交替地层叠多个介电膜和半导体膜而形成多层体;
沿与所述衬底的上表面平行的第一方向分割所述多层体以形成多个半导体梁,所述多个半导体梁由所述被分割的半导体膜构成并沿与所述衬底的所述上表面平行且与所述第一方向正交的第二方向延伸;
在所述被分割的多层体之间沿所述第二方向不连续地设置介电体;
通过被所述被分割的多层体和所述介电体围绕的间隙而进行蚀刻,以去除所述介电膜的被夹在所述间隙之间的部分;
在所述半导体梁的暴露的表面上形成电荷存储层;以及
在所述介电膜的剩余部分、所述介电体以及所述半导体梁之间的空间中填充导电材料,以形成栅极电极膜。
10.根据权利要求9的制造半导体存储器的方法,其中所述半导体膜由硅形成。
11.根据权利要求10的制造半导体存储器的方法,还包括:
在去除所述介电膜的被夹在所述间隙之间的部分之后,通过在氧化气氛中的热处理,在所述半导体梁的暴露的表面上形成第一氧化硅层;以及
通过沉积氧化硅,在所述电荷存储层上形成第二氧化硅层,
其中所述形成所述电荷存储层包括沉积氮化硅。
12.根据权利要求9的制造半导体存储器的方法,其中,所述不连续地设置所述介电体包括:
在所述被分割的多层体之间填充所述介电体;
在所述多层体和所述介电体上形成沿所述第一方向延伸的带的图形;以及
使用所述图形作为掩模,进行干法蚀刻。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社东芝,未经株式会社东芝许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200980110708.X/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造