[发明专利]用于以交织形式存储对数似然比以减少硬件存储器的方法和装置有效
申请号: | 200980111597.4 | 申请日: | 2009-03-29 |
公开(公告)号: | CN101981850A | 公开(公告)日: | 2011-02-23 |
发明(设计)人: | N·N·拉特纳卡;J·刘;C·斯坦斯基 | 申请(专利权)人: | 高通股份有限公司 |
主分类号: | H04L1/00 | 分类号: | H04L1/00 |
代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 王英;刘炳胜 |
地址: | 美国加*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 交织 形式 存储 对数 减少 硬件 存储器 方法 装置 | ||
根据美国法典第35编第119条要求优先权
本专利申请要求享有2008年3月31日递交的名称为“以交织形式存储LLR以减少硬件存储器”(Storing LLRs in Interleaved Form to Reduce Hardware Memory)、序号为61/041,212的临时申请的优先权,该申请已转让给本申请的受让人,故明确地以引用方式并入本文。
技术领域
本公开一般涉及用于在无线通信系统中进行解码的装置和方法。更具体地,本公开涉及以交织形式存储对数似然比(LLR)信息。
背景技术
无线通信系统被广泛地部署以提供各种类型的通信内容,比如语音、数据等。这些系统可以是能够通过共享可用系统资源(例如,带宽和发射功率)来支持与多个用户进行通信的多址系统。这种多址系统的例子包括码分多址(CDMA)系统、时分多址(TDMA)系统、频分多址(FDMA)系统、3GPP LTE系统、正交频分多址(OFDMA)系统。
通常,无线多址通信系统能够同时支持多个无线终端的通信。每个终端通过前向链路和反向链路上的传输与一个或多个基站进行通信。前向链路(或者下行链路)是指从基站到终端(例如,移动台)的通信链路,并且反向链路(或者上行链路)是指从终端到基站的通信链路。该通信链路可以通过单输入单输出(SISO)、多输入单输出(MISO)或者多输入多输出(MIMO)系统来建立。
MIMO系统使用多个(NT)发射天线和多个(NR)接收天线来进行数据传输。可以将由NT个发射天线和NR个接收天线构成的MIMO信道分解为NS个独立信道,其也称为空间信道,其中NS≤min{NT,NR}。NS个独立信道中的每一个对应于一个维度。如果利用由多个发射天线和接收天线创建的附加维度,则MIMO系统能够提供改善的性能(例如,更高的吞吐量和/或更高的可靠性)。例如,MIMO系统可以支持时分双工(TDD)和频分双工(FDD)系统。在TDD系统中,前向和反向链路传输在相同的频域上,因而互惠原则使得能够根据反向链路信道来估计前向链路信道。当在接入点有多个天线可用时,这使得接入点能够提取前向链路上的发射波束赋形增益。
无线通信系统会遭受在无线链路中的某些地方引入的各种信道扰动和噪声干扰。这些缺陷导致在由接收机处理的数据中出现误差。通常,有两大类可应用于无线通信系统的误差控制,误差检测和误差校正。诸如自动重复请求(ARQ)这样的误差检测技术通常为了误差检测而在发送数据帧中添加少量冗余比特。如果检测到误差,接收机通常向发射机发送回误差检测消息以请求重传相同的发送数据帧。相对而言,诸如前向误差校正(FEC)这样的误差校正技术通常为了误差校正的目的以结构化方式在发送数据帧中添加更多的冗余比特。误差校正允许接收机检测并校正接收误差,而不需反馈和重传。取决于信道误差特性以及吞吐量与对系统的延迟需求的关系,可以优选误差检测或误差校正。
发明内容
公开了一种用于以交织形式存储对数似然比(LLR)信息的装置和方法。本公开的优点包括减少了存储器需求。根据一方面,一种用于以交织形式存储对数似然比的方法包括:接收多个交织码字;获得多个交织码字的至少一个对数似然比(LLR);在存储器中存储所述至少一个LLR;在已经将所述至少一个LLR存储在存储器中之后解交织所述多个交织码字;以及使用所存储的至少一个LLR来执行解交织码字的比特决策。
根据另一方面,一种用于以交织形式存储对数似然比(LLR)的接收机包括:天线,用于接收多个交织码字;解调器,用于获得所述多个交织码字的至少一个对数似然比(LLR);存储器,用于存储所述至少一个LLR;解交织器,用于在已经将所述至少一个LLR存储在存储器中之后解交织所述多个交织码字;以及解码器,用于使用所存储的至少一个LLR来执行解交织码字的比特决策。
根据另一方面,一种用于以交织形式存储对数似然比(LLR)的装置包括:用于接收多个交织码字的模块;用于获得所述多个交织码字的至少一个对数似然比(LLR)的模块;用于存储所述至少一个LLR的模块;用于在已经存储所述至少一个LLR之后解交织所述多个交织码字的模块;以及用于使用所存储的至少一个LLR来执行解交织码字的比特决策的模块。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于高通股份有限公司,未经高通股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200980111597.4/2.html,转载请声明来源钻瓜专利网。