[发明专利]具有经图案化接地平面的电感器

说明书

技术领域

本发明大体上涉及电子设备，且更具体地说，涉及一种用于集成电路(IC)或印刷电路板(PCB)的电感器。

背景技术

随着IC工艺技术的现代进步，有可能制造用于例如无线通信、连网、计算等各种应用的射频IC(RFIC)。这些RFIC可包括模拟电路块，其先前是用庞大的离散电路组件实施的。通过在RFIC上实施模拟电路块，可实现某些益处，例如较小尺寸、较低成本和改进的可靠性。

许多模拟电路块利用电感器来执行所要功能且/或实现所要性能。举例来说，滤波器、谐振器槽电路和阻抗匹配网络可包括电感器以获得所要电路响应。对于一些应用(例如，用于压控振荡器(VCO)的谐振器槽电路)来说，需要具有高质量因子(Q)的电感器，以便获得所述VCO的良好性能。然而，可能归因于如下文所描述的各种类型的损耗而难以获得高Q。这种情况在许多无线通信系统所使用的高频率下可能尤其成立。

发明内容

本文中描述具有经图案化接地平面且在高频率下具有较高的Q和良好性能的电感器。经图案化接地平面是具有蚀刻出来的部分的图案的接地平面，这与不具有任何蚀刻出来的部分的实心接地平面形成对比。

在一种设计中，所述电感器包括形成于第一层上的导体和形成于位于所述导体下方的第二层上的经图案化接地平面。所述经图案化接地平面可具有开放中心区域和与所述导体的形状匹配的形状。所述经图案化接地平面可包括多个屏蔽件。在一种设计中，所述导体具有带有八个侧面的八边形形状，且所述经图案化接地平面具有用于所述导体的所述八个侧面的八个屏蔽件。每一屏蔽件具有垂直于所述导体的多个狭槽。将所述经图案化接地平面分割成单独的屏蔽件且在每一屏蔽件上形成狭槽有助于防止所述经图案化接地平面上的涡电流的流动，这可改进电感器的Q。多个互连件将所述多个屏蔽件耦合到电路接地，所述电路接地可位于所述经图案化接地平面的中心。

具有经图案化接地平面的电感器可用于例如VCO、低噪声放大器(LNA)等各种电路块。下文进一步详细描述本发明的各种方面和特征。

附图说明

图1展示VCO的示意图。

图2展示不具有任何遮蔽的电感器的俯视图。

图3展示具有经图案化接地平面的电感器的俯视图。

图4展示经图案化接地平面的一部分的更详细俯视图。

图5展示具有经图案化接地平面的电感器的侧视图。

图6展示具有经图案化接地平面的电感器Q的改进。

图7展示使用护环和经图案化接地平面来隔离。

图8展示用不同隔离机构实现的隔离的曲线。

图9展示用于形成具有经图案化接地平面的电感器的工艺。

图10展示无线装置的框图。

具体实施方式

图1展示VCO 100的设计的示意图。在此设计中，VCO 100包括放大器(AMP)110和谐振器槽电路120，所述谐振器槽电路120由电感器130和可变电容器(变容二极管)140组成。放大器110提供振荡所需要的信号增益。放大器110和谐振器槽电路120共同提供振荡所需要的360°相移。VCO 100提供具有频率f_osc的振荡器信号(Osc)。振荡频率f_osc主要由电感器130的电感和变容二极管140的电容决定。VCO 100的所有组件(包括电感器130)可制造于RFIC上以获得各种益处，例如较小尺寸、较低成本和改进的可靠性。

图2展示可在RFIC上实施的芯片上电感器200的俯视图。电感器200可用于图1中的电感器130。电感器200包括具有八边形形状的1匝导体210。一般来说，电感器可具有任何匝数和任何形状，例如正方形、矩形、六边形、八边形、圆形等。八边形形状可提供良好的Q且易于实施。

导体210的宽度、匝数和匝之间的间距可基于例如电感器200的所要电感和Q等各种因子来选择。导体210可用各种类型的导电材料制造，例如(i)位于金属层上的低损耗金属(例如，铜)，(ii)位于金属层下方的层上的有损金属(例如，铝)，或(iii)某一其它材料。如果导体210是用低损耗金属制造，那么可针对电感器200实现较高的Q。较小尺寸电感器200可制造于有损金属层上，因为可应用不同IC设计规则。

芯片上电感器200可能由于硅衬底损耗而具有较低的Q，所述硅衬底损耗可能由硅的电阻率引起。硅衬底损耗可包括磁损耗和电损耗。磁损耗可能由硅上所感应的涡电流引起。电损耗可能由硅的电阻引起。硅衬底损耗在高频率下可能更严重，且可为限制在4到12千兆赫(GHz)的范围内操作的VCO的Q的主要促成因素。