[发明专利]高性能存储器编译器中的高级位线跟踪

权利要求书

1.一种用于控制编译器存储器读取操作的方法，其包含：

基于按类似于真实位线到期速率的速率到期的虚拟位线产生所要脉冲宽度；以及

控制具有所述所要脉冲宽度的真实字线，以启用所述编译器存储器的所述读取操作。

2.根据权利要求1所述的方法，其中产生所述所要脉冲宽度包含：在断言真实字线之前断言虚拟字线；以及在所述虚拟位线到期时停用所述虚拟字线，使得感测容限达到阈值。

3.根据权利要求1所述的方法，其中所述虚拟位线直接响应于内部时钟信号的产生而开始到期。

4.一种用于确定用于编译器存储器的感测启用时间的方法，其包含：

在启用真实字线之前启用虚拟字线；

响应于所述虚拟字线的启用而使虚拟位线到期，所述虚拟位线按与真实位线到期的速率类似的速率到期；

响应于通过监视所述虚拟位线确定已实现阈值电压差分而停用所述虚拟字线；

在启用所述虚拟字线之后的预定义延迟后启用字线；以及

响应于停用所述虚拟字线而产生感测启用信号。

5.根据权利要求4所述的方法，其进一步包含：在停用所述虚拟字线之后的所述预定义延迟后停用所述字线。

6.根据权利要求5所述的方法，其中所述产生所述感测启用信号在停用所述虚拟字线之后的小于所述预定义延迟的延迟后发生。

7.根据权利要求4所述的方法，其中所述预定义延迟是基于预解码器门延迟。

8.根据权利要求7所述的方法，其中所述预定义延迟是基于行解码器和字线驱动器门延迟。

9.根据权利要求8所述的方法，其中所述启用所述字线发生于从预解码器、行解码器和字线驱动器接收到内部时钟信号之后。

10.一种编译器存储器电路，其包含：

控制电路，其产生内部时钟信号；

虚拟字线，其直接接收所述内部时钟信号；

地址解码电路，其直接接收所述内部时钟信号；以及

字线，其在所述虚拟字线接收到所述内部时钟信号之后的一段时间后，从所述地址解码电路接收所述内部时钟信号。

11.根据权利要求10所述的电路，其中所述地址解码电路包含预解码器、行解码器和字线驱动器。

12.根据权利要求10所述的电路，其进一步包含具有多个位单元和多个位线的存储器阵列。

13.根据权利要求12所述的电路，其进一步包含多个读出放大器。

14.根据权利要求12所述的电路，其进一步包含至少一个可编程虚拟下拉装置。

15.根据权利要求12所述的电路，其中所述虚拟字线提供于所述存储器阵列内。

16.根据权利要求10所述的电路，其中所述虚拟字线提供于所述控制电路内。

17.根据权利要求10所述的电路，其进一步包含虚拟门系统，所述虚拟门系统与所述地址解码电路具有相同数目的门、相同类型的门和相同的扇出负载，所述虚拟门系统处于感测启用路径中，所述虚拟门系统确保与所述内部时钟信号在于所述字线处被接收到之前被延迟的时间相比，所述感测启用信号被延迟较短的一段时间。

18.一种用于执行存储器读取操作的方法，所述方法包含：

在真实位线起始之前的一段已知时间前起始虚拟位线，所述虚拟位线具有可关于所述真实位线而预测的到期时间；以及

基于所述虚拟位线的到期而触发字线的停用。

19-20.预充电电路权利要求：从发明人处接收进一步阐释之后的TBD。