[发明专利]数字逻辑电路、移位寄存器、以及有源矩阵器件

权利要求书

1.一种包括相同导电类型的多个晶体管的数字逻辑电路，所述多个晶体管包括：

第一晶体管，其源极、栅极和漏极分别连接至第一电路节点、第二电路节点和第一电源线；

第二晶体管，其源极、栅极和漏极分别连接至所述第二节点、所述第一节点和所述第一电源线；

第三晶体管，其漏极连接至所述第一节点；

第四晶体管，其栅极和漏极分别连接至第三电路节点和所述第二节点；以及

第五晶体管，其栅极连接至所述第一或第二节点，且其漏极连接至所述第三节点。

2.如权利要求1所述的电路，其特征在于，所述第三晶体管的栅极连接至所述第三节点。

3.如权利要求1或2所述的电路，其特征在于，包括连接在所述第一和第二节点之间的第一自举电容器。

4.如以上权利要求中的任一项所述的电路，其特征在于，所述第一和第二节点之一包括所述电路的第一输出。

5.如以上权利要求中的任一项所述的电路，其特征在于，所述第一节点包括所述电路的第一输入节点。

6.如以上权利要求中的任一项所述的电路，其特征在于，所述多个晶体管包括其源极和栅极分别连接至所述第一节点和所述电路的第一输入的第六晶体管。

7.如权利要求6所述的电路，其特征在于，所述第三和第四晶体管的源极连接至所述第一输入。

8.如权利要求1-6中的任一项所述的电路，其特征在于，所述第三和第四晶体管的源极连接至所述电路的第二输入。

9.如权利要求1-6中的任一项所述的电路，其特征在于，所述第三和第四晶体管的源极连接至第二电源线。

10.如权利要求6或7所述或者权利要求8或9从属于权利要求6时所述的电路，其特征在于，所述第六晶体管的漏极连接至所述第一电源线。

11.如权利要求6或7所述或者权利要求8或9从属于权利要求6时所述的电路，其特征在于，所述第六晶体管的漏极连接至所述第一输入。

12.如权利要求6或7所述或者权利要求8或9从属于权利要求6时所述的电路，其特征在于，所述第六晶体管的漏极连接至所述电路的第三输入。

13.如权利要求6或7所述或者权利要求8或9从属于权利要求6时所述的电路，其特征在于，所述多个晶体管包括其源极和栅极分别连接至所述第六晶体管的漏极和所述电路的第四输入的第七晶体管。

14.如权利要求6、7以及10-13中的任一项所述或者权利要求8或9从属于权利要求6时所述的电路，其特征在于，所述多个晶体管包括其源极和栅极分别连接至所述第一节点和所述电路的第五输入的第八晶体管。

15.如权利要求14所述的电路，其特征在于，所述第五输入包括全局重置输入。

16.如权利要求6、7以及10-15中的任一项所述或者权利要求8或9从属于权利要求6时所述的电路，其特征在于，所述多个晶体管包括其栅极和漏极分别连接至所述第一输入和所述第三节点的第九晶体管。

17.如以上权利要求的任一项所述的电路，其特征在于，所述多个晶体管包括其源极、栅极和漏极分别连接至所述第三节点、所述电路的第六输入、和所述第一电源线的第十晶体管。

18.如权利要求1-16中的任一项所述的电路，其特征在于，所述多个晶体管包括：

第十一晶体管，其源极、栅极和漏极分别连接至所述第三节点、第四电路节点和所述第一电源线；

第十二晶体管，其源极、栅极和漏极分别连接至所述第四节点、所述第三节点和所述第一电源线；以及

第十三晶体管，其漏极连接至所述第四节点。

19.如权利要求18所述的电路，其特征在于，所述第十三晶体管的栅极连接至所述第一或第二节点。

20.如权利要求18或19所述的电路，其特征在于，包括连接在所述第三和第四节点之间的第二自举电容器。

21.如权利要求18-21中的任一项所述的电路，其特征在于，所述第三和第四节点之一包括所述电路的第二输出。