[发明专利]氮化硼与硼-氮化物衍生材料的沉积方法

说明书

技术领域

本发明的实施方式大体上是关于制造半导体基板上栅极堆栈结构的侧壁间隔物的方法。

背景技术

超大规模集成(ULSI)电路通常在一个电子器件内包括一百万个以上的晶体管，这些晶体管形成在半导体基板上并协同执行各种功能。晶体管包括互补式金属氧化物半导体(CMOS)场效应晶体管。

CMOS晶体管包括栅极结构，其位于半导体基板的源极区与漏极区之间。栅极结构(堆栈结构)一般包含形成在栅极介电层材料上的栅电极。栅电极控制栅极介电层底下、在漏极区与源极区间形成的沟道区中的载流子的流动，进而开启或关闭晶体管。通常被设置为最接近栅极堆栈结构的是间隔层，其形成侧壁。侧壁间隔物具有数种功能，包括将栅电极和源极与漏极触点或互连线间电绝缘、保护栅极堆栈结构以免在后续处理步骤时被物理退化、及提供氧气与湿气阻障来保护栅极金属。

传统栅极堆栈结构是由介电常数小于约5(k＜5)的材料构成，且通常被氮化硅间隔物保护。晶体管尺寸进一步缩小将很可能需要介电常数大于10(k＞10)的栅极层。若侧壁间隔物接着由介电常数相对高k(k＞7)材料(如氮化硅)组成，则含完整栅电极的器件被使用时，相邻互连线间会发生过度信号干扰。虽然极低k材料(k＜3)可做为间隔层，但此材料通常缺少必要的结构完整性来经历后续处理步骤，例如蚀刻步骤，及/或缺乏必需的氧气与湿气不透过性以防栅极金属遭腐蚀。

此外，用来制备氮化硅间隔物的传统热化学气相沉积(CVD)工艺需采用大于600℃的高沉积温度。虽然高温沉积的氮化物间隔物有很好的共形性(如≥95％)，但高沉积温度会造成栅极器件大量热循环，且不适合用于0.09微米以下技术的先进器件制造业。

因此，需要用于低k栅极堆栈结构的低温、低k侧壁间隔物，其中侧壁间隔物具有结构稳定性和气密性的所需物性。

发明内容

本发明提供一种在栅极堆栈结构上形成侧壁间隔物的方法，该方法藉由在栅极堆栈结构上沉积一层或多层含硼材料及/或含硅材料而制造间隔物。

在一实施方式中，提供一处理基板的方法，包括将基板放到沉积腔室内，所述基板具有邻接基板表面的基板结构；在该基板结构上沉积间隔层和沉积基板表面；以及蚀刻间隔层而露出基板结构和部分基板表面，其中经蚀刻的间隔层的一部分仍保持邻接基板结构。

在另一实施方式中，形成用于栅电极的侧壁间隔物的方法包括将基板放到沉积腔室内，所述基板具有邻接基板表面的栅极结构；流入包含含硼前驱物和含氮前驱物的处理气体至沉积腔室内；在沉积腔室中产生等离子体；在基板表面沉积氮化硼材料层和沉积栅极结构；以及蚀刻氮化硼材料层而露出栅极结构和基板表面，其中一部分的氮化硼材料层仍保持邻接基板结构。

在又一实施方式中，提供一种制造半导体掩模的方法，包括提供具牺牲掩模(sacrificial mask)邻接设置于其上的半导体堆栈结构；沉积共形氮化硼材料层于牺牲掩模和半导体堆栈结构上；蚀刻氮化硼材料层，以提供具邻接至该牺牲掩模侧壁的间隔物衬里的间隔物掩模及露出该牺牲掩模的顶表面；以及移除该牺牲掩模。

附图说明

为让本发明的上述特征更明显易懂，可配合参考实施方式说明，其部分乃绘示如所附附图。须注意的是，虽然所附附图揭露本发明特定实施方式，但其并非用以限定本发明的精神与范围，任何熟习此技艺者，当可作各种的更动与润饰而得其它等效实施方式。

图1绘示根据本发明一实施方式形成的具有栅极结构的晶体管；

图2A-2E绘示根据本发明一实施方式形成间隔物的堆层工艺；以及

图3A-3H为间隔物掩模制造工艺的示例性实施方式的截面图。

具体实施方式

本发明包含形成邻接基板特征结构的介电材料，例如藉由涂铺硼基材料至基板结构，以形成用于双重图案化工艺和用于栅极堆栈结构的间隔物材料。在一实施方式中，间隔物材料是通过沉积及蚀刻氮化硼材料而形成的，此氮化硼材料选择性包括氢、碳、氧、硅、氟和其组合。在另一实施方式中，间隔物材料可通过沉积硼-氮化物层、沉积衬底层于硼-氮化物层上、蚀刻衬底层、以及蚀刻硼-氮化物层而形成。