[发明专利]通过分子键合组装晶片的方法

说明书

技术领域

本发明涉及通过将初始衬底上形成的至少一个层转移到最终衬底上来制造多层半导体晶片或衬底的领域，其中被转移的层对应于初始衬底的一部分。被转移的层还可以包括整个或一部分部件，或者包括若干个微部件。

背景技术

更具体而言，本发明涉及将层从被称为“施主衬底”的衬底转移到被称为“接收衬底”的最终衬底上时出现的不均匀变形(heterogeneous deformation)的问题。尤其，在需要将一层或多层微部件转移到最终支撑衬底上的三维部件集成技术(3D集成)的情况下、在电路转移的情况下、以及在背光照明成像器的制造中，已经观察到这样的变形。被转移的层包括至少部分地制造在初始衬底上的微部件(电子器件、光电器件等等)，再将这些层堆叠到自身可包括部件的最终衬底上。特别是由于单一层上的微部件的在很大的程度上缩小的尺寸和庞大的数量，每个被转移的层都必须以相当高的精度定位在最终衬底上，以便与下面的层精确对准。另外，在层被转移之后可能还需要对层进行处理，例如形成其他微部件、使微部件露出表面、制造互连等等。

但是申请人发现，在转移之后的有些情况下，形成与转移之前所形成的微部件对准的额外的微部件即使不是不可能，也是非常困难的。

参考显示制造三维结构的示例的图1A至图1E描述这种未对准的现象，所述制造三维结构的示例包括将形成在初始衬底上的微部件层转移到最终衬底上、以及在键合之后在初始衬底的暴露表面上形成额外的微部件层。图1A和图1B显示了其上形成有第一系列微部件11的初始衬底10。使用限定与待制造的微部件11相对应的图案形成区域的掩模，通过光刻来形成微部件11。

如图1C所示，之后初始衬底10的包括微部件11的表面与最终衬底20的一个表面直接接触。通常通过分子键合(molecular bonding)来实现初始衬底10与最终衬底20之间的键合。因此，在衬底10和20之间的键合界面处获得微部件11的隐埋层。在键合之后，如图1D所示，初始衬底10被减薄以去除位于微部件11的层上方的材料的一部分。于是得到由最终衬底20和与初始衬底10的剩余部分相对应的层10a所组成的复合结构30。

如图1E所示，制造三维结构的下一个步骤是在被减薄的初始衬底10的暴露表面上形成第二层微部件12，或者与层10a中所包括的部件对准(进行接触、互连等)在暴露表面上进行额外的技术处理。为了简单起见，我们将在下文中用术语“微部件”来表示在必须被精确定位的层中或层上进行若干技术步骤处理所得到的器件。因此，这些微部件可以是有源部件或无源部件，仅进行接触或表示互连。

为了形成与隐埋的微部件11对准的微部件12，使用与形成微部件11所使用的掩模相类似的光刻掩模。被转移的层，例如层10a，典型地对于微部件和形成层的晶片两者均包括标记，在诸如光刻过程中所进行的技术处理阶段，定位和对准工具特别会使用到这些标记。

但是，即使使用定位工具，在有些微部件11和12之间仍然会出现偏差，例如图1E中显示的偏差Δ₁₁、Δ₂₂、Δ₃₃、Δ₄₄(分别对应于在微部件对11₁/12₁、11₂/12₂、11₃/12₃和11₄/12₄之间观察到的偏差)。

产生这些偏差的原因是在初始衬底在与最终衬底的组装中初始衬底的层中出现的不均匀变形。变形导致一些微部件11移位。另外，转移之后形成在衬底的暴露表面上的一些微部件12表现出相对于微部件11的位置变化，这些位置变化可以是几百纳米数量级的，甚至是微米数量级的。

两层微部件11和12之间的这种未对准现象(也被称为“覆盖”)可能引起短路、堆叠中的变形或者两层微部件之间的错误连接。因此这种覆盖(overlay)现象导致所制造的多层半导体晶片的质量和价值下降。由于对微部件的微型化及每层微部件的集成密度的要求不断提高，这种现象的影响愈加严重。