[发明专利]选择性的感应双图案化

说明书

背景技术

本发明涉及半导体器件的形成。

在半导体晶片处理过程中，使用公知的图案化和蚀刻工艺在晶片中形成半导体器件的特征。在这些(光刻)工艺中，光刻胶(PR)材料沉积在晶片上，然后暴露于经过中间掩模过滤的光线。中间掩模通常是图案化有模板特征几何结构的玻璃板，该几何结构阻止光传播透过中间掩模。

通过该中间掩模后，光线接触该光刻胶材料的表面。该光线改变该光刻胶材料的化学成分从而显影剂可以去除该光刻胶材料的一部分。在正光刻胶材料的情况中，去除暴露的区域，而在负光刻胶材料的情况中，去除未暴露的区域。所以，蚀刻该晶片以从不再受到该光刻胶材料保护的区域去除下层的材料，并由此在该晶片中形成所需要的特征。

发明内容

为了实现前面所述以及根据本发明的目的，提供一种用于形成半导体特征的电感耦合功率(ICP)等离子处理室。提供一种等离子处理室，包括真空室、至少一个邻近该真空室用以在该真空室提供电感耦合功率的天线、用于在该等离子处理室内支撑硅衬底的衬底支撑件、用于调节该等离子处理室内的压强的压强调节器、用于将气体提供到该等离子处理室中的气体入口和用于从该等离子处理室排除气体的气体出口。气体分配系统与该气体入口流体连通，用以提供第一气体和第二气体，其中该气体分配系统可在小于5秒的周期内用该第一气体和该第二气体之一基本上替换该等离子区域中的该第一气体和该第二气体中的另一个。

在本发明的另一表现形式中，提供一种形成半导体特征的方法。将晶片装载到电感耦合等离子(ICP)处理室中，其中至少一个导电层和至少一个电介质层形成在该晶片上方，有机材料形成的掩模形成在该至少一个导电层和至少一个电介质层上方。无机材料层沉积在该有机材料掩模上，包括将无机材料沉积气体流进该工艺室，提供电感耦合能量以将该无机材料沉积气体形成为等离子，等离子在该有机材料掩模上沉积无机材料的层，以及停止该无机材料沉积气体流。

本发明的这些和其他特征将在下面的具体描述中结合附图更详细地说明。

附图说明

在附图中，本发明作为示例而不是作为限制来说明，其中类似的参考标号指出相似的元件，其中：

图1是可用于本发明的实施方式的工艺的高层流程图。

图2是可用于实施本发明的等离子处理室的示意图。

图3A-B说明适于实现用于本发明实施方式的控制器的计算机系统。

图4A-H是按照本发明的实施方式处理的层叠的剖视示意图。

图5是形成无机隔离物更详细地流程图。

图6是工艺步骤更详细的流程图。

图7示出气体分配系统的优选实施方式。

图8A-B是处理系统的简化视图，其提供用于限制机构的驱动器的实施方式更详细的视图。

具体实施方式

现在将根据其如在附图中说明的几个实施方式来具体描述本发明。在下面的描述中，阐述许多具体细节以提供对本发明的彻底理解。然而，对于本领域技术人员，显然，本发明可不利用这些具体细节的一些或者全部而实施。在有的情况下，公知的工艺步骤和/或结构没有说明，以避免不必要的混淆本发明。

为了便于理解，图1是可用于本发明的实施方式的工艺的高层流程图。将晶片装载进电感耦合等离子(ICP)处理室(步骤104)。围绕有机材料掩模形成无机隔离物(步骤108)。该无机隔离物可由无机材料组成，如含硅(Si)膜，如SiO₂、SiON、SiC、SiOC、SiNC或Si₃N₄。该有机材料层可以是光刻胶材料。从该无机隔离物之间去除有机材料(步骤112)。蚀刻该无机隔离物之间的开口下方、该晶片上方的电介质层(步骤116)。蚀刻该无机隔离物之间的开口下方、该晶片上方的导电层(步骤120)。剥除该无机隔离物(步骤124)。在另一实施方式中，在蚀刻该无机或导电层时，自动去除该无机隔离物，从而不需要单独的剥除。从该ICP室去除该晶片(步骤128)。在各种不同的实施方式中，蚀刻该电介质层、蚀刻该导电层和剥除该无机隔离物的顺序可以是多种不同的顺序。

图2说明用于本发明一个实施方式的处理工具。图2是等离子处理系统200的示意图，该等离子处理系统200包括等离子处理工具201。该等离子处理工具201是电感耦合等离子(ICP)蚀刻工具，并且包括其中具有等离子处理室204的等离子反应器202。TCP功率控制器250和偏置功率控制器255分别控制TCP功率供应源251和偏置功率供应源256，影响等离子室204中产生的等离子224。