[发明专利]用于增加非易失性存储器中的沟道升压的增强的位线预充电方案

说明书

技术领域

本发明涉及非易失性存储器。

背景技术

半导体存储器已经变得日益流行用于各种电子设备中。例如，非易失性半导体存储器用在蜂窝电话、数码相机、个人数字助理、飘移计算设备、非飘移计算设备和其他设备中。电可擦除可编程只读存储器(EEPROM)和闪存位列最流行的非易失性半导体存储器之中。相比于传统的全特征的EEPROM，利用也是一种EEPROM的闪存，可以在一步(one step)中擦除整个存储器阵列或者存储器的一部分的内容。

传统的EEPROM和闪存两者利用位于半导体衬底的沟道区上方并与之隔离的浮置栅极。该浮置栅极位于源极和漏极区之间。在浮置栅极上并与之隔离地提供控制栅极。由此形成的晶体管的阈值电压(V_TH)由保持在浮置栅极上的电荷量控制。即在晶体管导通前必须施加到控制栅极以允许其源极和漏极之间的导电的最小的电压量由浮置栅极上的电荷水平控制。

一些EEPROM和闪存器件具有用于存储两个范围的电荷的浮置栅极，因此，该存储器元件可以在两个状态、例如已擦除状态和已编程状态之间编程/擦除。这样的闪存器件有时称为二进制闪存器件，因为每个存储器元件可以存储一位数据。

通过标识多个不同的允许的/有效的被编程阈值电压范围来实现多状态(也称为多电平)闪存器件。每个不同的阈值电压范围对应于在存储器器件中编码的数据位的集合的预定值。例如，当可以将存储器元件置于与四个不同的阈值电压范围对应的四个离散电荷带之一中时，每个存储器元件可以存储两位数据。

通常，在编程操作期间施加到控制栅极的编程电压V_PGM被施加为在幅值上随时间增加的一系列脉冲。在一种可能的方法中，脉冲的幅值随每个连续脉冲而增加预定步长大小，例如0.2-0.4V。可以将V_PGM施加到闪存元件的控制栅极。在编程脉冲之间的时间段中，实行验证操作。即，在连续的编程脉冲之间读取被并行编程的一组元件的每个元件的编程电平，以确定其是否等于或大于该元件正被编程到的验证电平。对于多状态闪存元件的阵列，可以对元件的每个状态进行验证步骤，以确定该元件是否已达到其与数据相关的验证电平。例如，能够以四个状态存储数据的多状态存储器元件可能需要对于三个比较点进行验证操作。

此外，当对诸如以NAND串形式的NAND闪存器件的EEPROM或闪存器件编程时，通常V_PGM被施加到控制栅极，并且位线接地，致使来自单元或者存储器元件、例如存储元件的沟道的电子被注入到浮置栅极中。当电子在浮置栅极中累积时，浮置栅极变为充负电，并且存储器元件的阈值电压升高，使得存储器元件被认为处于已编程状态。可以在题为“Source Side Self Boosting Technique For Non-Volatile Memory(非易失性存储器的源极侧自升压技术)”的美国专利6859397以及在2005年7月12日公告的题为“Detecting Over Programmed Memory(对已编程的存储器的检测)”的美国专利6917542中找到关于这样的编程的更多信息，两者通过全部参考被并于此。

但是，继续存在问题的一个难题是编程干扰。编程干扰可能在其他NAND串的编程期间在被禁止的NAND串处发生，有时在已编程的NAND串本身处。当未选择的非易失性存储元件的阈值电压由于其他非易失性存储元件的编程而飘移时，发生编程干扰。编程干扰可能在先前被编程的存储元件上以及还未被编程的已擦除存储元件上发生。一种方法涉及对未选择的NAND串的沟道区升压(boost)。但是，需要大电压源来提供沟道升压与需要更小的器件尺寸相矛盾。

发明内容

本发明通过提供用于改进沟道升压以减少非易失性存储系统中的编程干扰的方法来克服以上和其他问题。

在一个实施例中，提供了进行编程操作的方法，该编程操作涉及非易失性存储元件的集合和相关位线的集合，所述相关位线的集合包括至少一条已选位线和至少一条未选位线。所述方法包括：在第一时间段期间，允许所述至少一条已选位线和所述至少一条未选位线浮置，同时将电压从至少一个导电元件电磁耦合到所述至少一条已选位线和所述至少一条未选位线，并同时允许在所述至少一条未选位线和所述非易失性存储元件的集合的相关沟道区之间的通信。该方法还包括：在所述第一时间段之后的第二时间段期间，驱动所述至少一条已选位线和所述至少一条未选位线，同时阻止在所述至少一条未选位线和所述相关沟道区之间的通信，并将编程电压施加到与所述至少一条已选位线相关的至少一个非易失性存储元件。