[发明专利]三维半导体器件结构及方法

权利要求书

1.一种三维半导体器件，包括：

第一半导体器件，所述第一半导体器件具有在其背面上的第一金属衬底，所述第一金属衬底还用作所述第一半导体器件的第一端子；

第一导电结构，其耦合到所述第一金属衬底的背面；

第二半导体器件，所述第二半导体器件具有在其正面上的第一和第二端子；

第二导电结构，其耦合到所述第二半导体器件的所述第一端子，所述第二导电结构被接合到所述第一导电结构且在所述第一半导体器件和所述第二半导体器件之间提供电接触；

第三导电结构，其耦合到所述第二半导体器件的所述第二端子；以及

图案化金属层，其位于所述第一和所述第二半导体器件之间，所述图案化金属层包括至少一个第一区，所述第一区被接合到所述第三导电结构以提供外部触点。

2.如权利要求1所述的器件，其特征在于，所述第一和所述第二半导体器件的至少一个包括MOS晶体管。

3.如权利要求1所述的器件，其特征在于，所述第一和所述第二半导体器件各自包括沟槽功率MOS晶体管。

4.如权利要求3所述的器件，其特征在于，所述第一导体耦合到所述第一半导体器件的漏极端子，且所述第二导体耦合到所述第二半导体器件的源极端子，由此所述三维半导体器件包括所述第一和所述第二半导体器件的串联组合。

5.如权利要求3所述的器件，其特征在于，所述图案化金属层的所述第一区提供至所述第二半导体器件的栅极端子的触点。

6.如权利要求1所述的器件，其特征在于，所述第一和所述第二半导体器件的至少一个包括屏蔽栅沟槽功率MOS晶体管。

7.一种用于形成三维半导体器件的方法，包括：

设置第一半导体器件，所述第一半导体器件具有在其背面上的第一金属衬底，所述第一金属衬底还用作所述第一半导体器件的第一端子；

形成耦合到所述第一金属衬底的第一导体结构；

设置第二半导体器件，所述第二半导体器件具有在其正面上的第一和第二端子；

形成第二导体结构和第三导体结构，其分别耦合到所述第二半导体器件的第一和第二端子；

设置图案化导电层，其包括至少一个第一区；

将所述第一导电结构接合到所述第二导电结构以在所述第一半导体器件和所述第二半导体器件之间提供电接触；

将所述图案化导电层的所述第一区接合到所述第三导电结构；以及

有选择地移除所述金属层的多个部分以向所述三维半导体器件提供外部触点。

8.如权利要求7所述的方法，其特征在于，所述形成所述第一导电结构的工艺包括：

将载体衬底附连到所述半导体器件的正面；

形成覆盖所述第一金属衬底的第一介电层；

使所述第一电介质形成图案以暴露所述金属衬底的至少一部分；

形成覆盖所述第一电介质的第一导电层；以及

使所述第一导电层形成图案以形成与所述第一金属衬底的所述暴露部分相接触的第一导电结构。

9.如权利要求7所述的方法，其特征在于，所述形成所述第二导电结构和所述第三导电结构的工艺包括：

形成覆盖所述第二半导体器件的第二介电层；

使所述第二电介质形成图案以暴露所述第二半导体器件的所述第一端子的至少一部分和所述第二端子的至少一部分；

形成覆盖所述第二介电层的第二导电层；以及

使所述第二导电层形成图案以形成所述第二导电结构和所述第三导电结构，所述第二导电结构与所述第二半导体器件的所述第一端子的暴露部分相接触，所述第三导电结构与所述第二半导体器件的所述第二端子的暴露部分相接触。

10.如权利要求7所述的方法，其特征在于，所述第一和所述第二半导体器件的至少一个包括MOS晶体管。

11.如权利要求10所述的方法，其特征在于，所述第一导体耦合到所述第一半导体器件的漏极端子，且所述第二导体耦合到所述第二半导体器件的源极端子，由此所述三维半导体器件包括所述第一和所述第二半导体器件的串联组合。

12.如权利要求7所述的方法，其特征在于，所述第一和所述第二半导体器件的至少一个包括沟槽功率MOS晶体管。