[发明专利]用于存储分配高速缓存缺失的错误恢复的存储缓冲器的利用

权利要求书

1.一种数据处理系统，包括：

处理器，所述处理器经由系统互连被耦合到系统存储器；

高速缓存，所述高速缓存被耦合到所述处理器，所述高速缓存存储数据并具有第一数据端口以及用于接收控制信息的一个或多个控制输入；

第一缓冲电路，所述第一缓冲电路被耦合到所述高速缓存，用于从所述系统互连接收一个或多个数据字，所述第一缓冲电路将所述一个或多个数据字存储在一个或多个项的每一个中，响应于来自所述系统互连的所述一个或多个数据字的无错误接收，所述一个或多个项中的第一项的所述一个或多个数据字被写入到所述高速缓存；

第二缓冲电路，所述第二缓冲电路被耦合到所述高速缓存，所述第二缓冲电路具有用于存储存储请求的一个或多个项，每一个项具有相关控制位，所述相关控制位确定从第一存储请求形成的项是否是将从所述第二缓冲电路写入到所述系统存储器的有效项；以及

控制电路，所述控制电路被耦合到所述高速缓存和第二缓冲电路，所述控制电路提供所述一个或多个数据字的无错误接收是否发生的错误确定，并且基于所述错误确定，来有选择地将所述相关控制位设置成无效所述第二缓冲电路中的项的值。

2.如权利要求1所述的数据处理系统，其中，所述第一缓冲电路包括行填充缓冲器，以及所述第二缓冲电路包括用于写通式存储的存储缓冲器。

3.如权利要求2所述的数据处理系统，进一步包括与预定存储请求有关的有效位，用于与所述相关控制位分离的确立所述第二缓冲电路中的预定存储请求的有效性，如果所述错误确定表示在填充所述第一缓冲电路的相关项时无错误发生，所述相关控制位无效所述第二缓冲电路中的预定存储请求。

4.如权利要求3所述的数据处理系统，进一步包括与所述第二缓冲电路中的预定存储请求相关的多个控制位，所述多个控制位的每一个与所述第一缓冲电路中的不同项相关联，所述控制电路使用多个控制位中的仅一个来表示所述第二缓冲电路中的预定存储请求的无效。

5.如权利要求3所述的数据处理系统，其中，所述第二缓冲电路进一步包括与所述第一存储缓冲器的所述第一项的不同部分有关的多个项。

6.如权利要求1所述的数据处理系统，其中，当所述错误确定表示无错误并且所述相关控制位被断言时，所述控制电路使所述相关控制位和与所述第一存储请求有关的所述第二缓冲电路中的项的有效位取消断言来无效所述第一存储请求，以及当所述错误确定表示错误并且所述相关控制位被断言时，所述控制电路使所述相关控制位取消断言并使与所述第一存储请求有关的所述第二缓冲电路中的项的有效位断言来使所述第一存储请求有效。

7.一种方法，包括：

提供具有多个高速缓存项的高速缓存，用于由经由数据处理系统中的互连被耦合到系统存储器的数据处理器使用；

确定对所述高速缓存的非写通式写存取，高速缓存缺失是否已经发生；

确定是否要求针对所述高速缓存缺失分配多个高速缓存项中的一个；以及

如果要求针对所述高速缓存缺失分配多个高速缓存项中的一个，那么：

启动对应于分配项的数据提取；

在用于执行写通式存储的存储缓冲器的项中临时缓冲所述非写通式存储存取，以在所述存储缓冲器中产生临时缓冲的非写通式存储缓冲项；

确定用于分配的数据提取是否已经无错误地完成；

响应于确定完成无错误地发生，无效所述临时缓冲的非写通式存储缓冲项；以及

响应于确定用于分配的数据提取的完成未无错误地发生，随后将所述临时缓冲的非写通式存储缓冲项存储到所述系统存储器中。

8.如权利要求7所述的方法，进一步包括：

将所述非写通式存储存取也临时缓冲在被耦合到所述高速缓存的行填充缓冲器中，其中，当提取数据时，所述非写通式存储存取被存储在两个位置中，以及，基于所检测的错误的确定，来有选择地无效所述两个位置中的一个。

9.如权利要求8所述的方法，进一步包括：

响应于用于分配的数据提取的完成未无错误地发生的确定，在随后将所述有效项存储到所述系统存储器之前，使所述临时缓冲的非写通式存储缓冲项有效。