[发明专利]提供电性隔离的方法及包含所述方法的半导体结构

说明书

优先权主张

本申请案主张2008年6月2日申请的第12/131,608号美国专利申请案“提供电性隔离的方法及包含所述方法的半导体结构(METHODS OF PROVIDING ELECTRICAL ISOLATION AND SEMICONDUCTOR STRUCTURES INCLUDING SAME)”的申请日期的权益。

技术领域

本发明的实施例涉及制造半导体结构。确切地说，本发明的实施例涉及制造展现改进的电性隔离的半导体结构的方法及具有所述方法的半导体结构。

背景技术

集成电路(“IC”)设计者需要通过减小个别特征的大小且通过减小半导体衬底上的邻近特征之间的间隔距离来提高IC内的特征的集成程度或密度。特征大小的持续减小对用以形成所述特征的技术(例如，光刻)提出更大需求。此增加集成度的趋势还伴有特征尺寸的相应减小，此使得特征的电性隔离成为制造半导体结构或半导体装置时的重要方面。

所述趋势在制造例如动态随机存取存储器(“DRAM”)存储器装置的存储器装置中特别重要。例如DRAM单元的典型存储器单元包含晶体管及例如电容器的存储器存储结构。半导体装置通常包含大量DRAM单元。随着DRAM阵列中的个别存储器单元的尺寸缩小，邻近或相邻栅极变得更靠近在一起，且对分离DRAM单元的例如晶体管的有源区的高效且可靠的隔离工艺的需要急剧增加。用于产生存储器单元及具有亚微米尺寸的其它装置的已知制造工艺已变得日益低效。一种隔离DRAM单元的晶体管的方法是在DRAM单元的邻近有源区之间形成沟槽隔离区。沟槽隔离区通常包含形成于衬底内且用例如二氧化硅(“SiO₂”)的绝缘材料填充的沟槽或空穴。沟槽隔离区通常形成于相邻晶体管之间。然而，随着特征大小继续减小，晶体管的电操作变得更困难。造成此困难的一个因素被称为所谓的“短沟道效应”，其中晶体管沟道的宽度归因于微型化而变得过小，所述“短沟道效应”导致晶体管即使在阈值电压(“V_t”)尚未施加到栅极的情况下仍启动。提供隔离的另一方法为适当地掺杂存储器装置。然而，依据存储器装置的结构，有效掺杂可能成本较高或可能并非可能。

已经开发以通过在同一水平空间中形成较宽沟道来克服常规晶体管的短沟道效应的晶体管的一个实例为凹入的存取装置(“RAD”)晶体管。RAD晶体管的一个实例包含部分形成于半导体衬底中的沟槽内的晶体管栅极(字线)。沟道区沿沟槽的整个表面形成，其实际上在不增加晶体管所要求的横向空间的情况下提供较宽沟道。

存储器装置结构及形成存储器装置结构的方法还在颁予朱安林(Juengling)的第7,098,105号美国专利及颁予朱安林的第2006/0046407号美国专利申请公开案中描述，其每一者转让给本发明的受让人且其每一者的揭示内容全文以引用的方式并入本文中。存储器装置结构包含一包围多个源极/漏极区的栅极线晶格。栅极线材料形成栅极线晶格，且源极/漏极区形成具有通过栅极线晶格的片段彼此隔开的重复区的阵列。存储器装置结构通过以下方式并入到DRAM阵列中：在源极/漏极区中的一些的上方形成数字线并与所述源极/漏极区电性连接，及形成与源极/漏极区中的一些电性连接的多个电容器。存储器装置结构包含衬底，一对半导体材料的所谓的“基座”、“支柱”或“鳍状物”，定位于基座之间的栅极线材料与栅极电介质材料。基座中的一者对应于用以电性连接到数字线的源极/漏极区，且另一基座对应于用以电性连接到电容器的源极/漏极区。基座之间的栅极线材料充当晶体管装置的晶体管栅极，其栅极连接与基座中的一者相关联的源极/漏极区与同另一基座相关联的源极/漏极区。