[发明专利]低阈值电压反熔丝器件

说明书

相关申请的交叉引用

本申请要求2008年4月4日提交的第61/042,511号美国临时专利申请的优先权的权益，其全部内容通过引用并入本文。

技术领域

本发明概括地涉及非易失性存储器。更具体地，本发明涉及反熔丝器件。

背景技术

在下面的描述中，术语MOS用于表示任何的FET或MIS晶体管、半晶体管或电容器结构。为了简化实施方式的描述，从这里开始，对栅氧化层的引用应该被理解为包括电介质材料、氧化物、或氧化物与电介质材料的组合。

在过去的三十年中，反熔丝技术已经吸引了很多发明者、IC设计者和制造商的显著关注。反熔丝是可改变到导电状态的结构，或者换句话说，反熔丝是从不导电状态改变为导电状态的电子器件。等同地，二元状态可以是响应于电应力(如编程电压或编程电流)的高电阻和低电阻中的任一种。反熔丝器件可以被布置在存储阵列中，由此形成普遍公知的一次性可编程(OTP)存储器。

目前的反熔丝开发集中在三维薄膜结构和特殊的金属间材料。这种反熔丝技术需要在标准CMOS工艺中不可利用的附加的处理步骤，这阻止了反熔丝在典型的VLSI和ASIC设计中的应用，这里，可编程性可以帮助克服不断缩短的器件寿命周期和不断上升的芯片开发成本的问题。因此，在工业上对使用标准CMOS工艺的可靠反熔丝结构存在明显的需要。

在第6,667,902号美国专利(Peng)中公开了一种可使用标准CMOS工艺制造的反熔丝存储单元。Peng尝试通过引入连接到电容器并与字线平行前进的“行编程线(row program line)”来改进传统的平面类DRAM型的反熔丝阵列。如果被译码，那么行编程线可以使存取晶体管对高编程电压的暴露最小化，暴露可能通过已编程的单元以其它方式发生。Peng在第6,671,040号美国专利中通过增加可变电压控制编程电流进一步改进了他的阵列，可变电压控制编程电流依其所述控制栅氧化层击穿的程度，允许多电平或模拟存储应用。

图1是Peng中所公开的反熔丝存储单元的电路图，而图2和3分别示出了图1中示出的反熔丝存储单元的平面图和剖面图。图1的反熔丝存储单元包括用于将位线BL耦接到反熔丝器件12的底板的通路晶体管或存取晶体管10。反熔丝器件12被认为是基于栅介质击穿的反熔丝器件。字线WL耦接到存取晶体管10的栅极，以打开存取晶体管10，并且单元板电压Vcp耦接到反熔丝器件12的顶板，以对反熔丝器件12编程。

从图2和3中可以看出，存取晶体管10和反熔丝器件12的布局是非常直接和简单的。存取晶体管10的栅极14和反熔丝器件12的顶板16由跨越有源区18延伸的同一多晶硅层构造。在每个多晶硅层下面的有源区18中形成了用于将多晶硅与下面的有源区电隔离的薄栅氧化层20(也称为栅介质)。在栅极14的两侧中任一侧上是扩散区22和24，其中扩散区24耦接到位线。虽然未示出，但是本领域技术人员将理解，可以使用标准的CMOS工艺，如侧墙隔离形成、轻掺杂扩散(LDD)以及扩散和栅硅化(diffusion and gate silicidation)。虽然广泛使用了传统的单晶体管和电容单元配置，但是由于对于高密度应用可以获得半导体阵列面积节省，所以仅晶体管反熔丝单元是进一步期望的。这种仅晶体管反熔丝对于使用低成本CMOS工艺制造来说应该是可靠而简单的。

工业上，基于栅介质击穿的反熔丝器件作为优选的OTP或模拟的可多次编程(MTP)的非易失性存储器正获得普及。在存储阵列中使用的或作为单独可编程单元使用的这种反熔丝器件由至少两个区组成。第一个是高压击穿区，第二个是低压击穿区(或反熔丝区)。