[发明专利]集成电路芯片上的集成斜坡，扫描分数频率合成器

说明书

相关申请

根据35U.S.C.§§119、120、363、365，和37C.F.R.§1.55和§1.78，本申请要求2008年5月6日提交的序号为61/126,703的美国临时申请的利益和优先权，其教导于此引入作为参考。

技术领域

本发明涉及集成电路芯片上的集成斜坡，扫描分数频率合成器。

背景技术

斜坡发生函数可以用直接数字合成(DDS)技术、或用带有可变参考频率或可变压控震荡器(VCO)分率的锁相环(PLL)来做出。DDS方法需要高性能的DAC和平滑的滤波器，当需要高输出频率和大的变化时，这种方式使得斜坡发生函数非常难建造。

可以用带有可变参考频率的PLL产生较高的输出频率，这通常是利用低频DDS产生的，但由于PLL把DDS所产生的杂散放大20＊log(N)倍，其中N为VCO与参考频率的比值，因此DDS的设计再次变得至关重要。

第二个方法，即，使用带有外部控制VCO分率的、基于集成PLL的分数频率合成器，易于引入数字交换噪音并增加系统的成本与复杂性。在现有方法的N分数合成器与外部斜坡控制器一起使用的情况下，需要实时传输频率字给PLL。这是有问题的，因为在合成器运行时会导致数字交换噪音；并且在芯片间的处理过程中，它也会使用更多的功率以及要花费不止一个集成方式。频率改变的速率也许会受到串行端口传输速度的限制，由此导致不平滑的斜坡。一个已知的方法产生低频斜坡信号，也叫“线性调频”(chirp)信号，该方法使用利用直接数字合成(DDS)的所有数字技术，例如Parkes使用的(1994年的美国专利5,311,193)。通过使用DDS作为用于使用如Gilmore(1990年的美国专利4,965,533)的方法的整数PLL的参考，这个想法一般地被扩展到高频。Parkes与Gilmore的低频和高频方法都依赖基于DDS的解决方案，该方案是存在问题的：当转换回到模拟时，所有的数字处理可能产生许多不必要的乱真信号。硬件的复杂性也明显地增大了。进而，由于PLL的带宽应该相对地窄从而减少DDS杂散，这在斜坡开始或结束时产生了较大的线性失真，因此上述想法受到了限制。另一个方法公开在Gaskel等人的专利中(1992年的美国专利5,079,521)，其使用了分数合成器以产生任意值的频率。另一个以高载波频率产生斜坡频率的通常的方法是根据高分辨率DAC用可编程序电压发生器直接驱动VCO。由于VCO的非线性调谐特征，这个方式引起了校准的问题，不能真正地达到线性频率扫描，而且由于控制斜坡产生中涉及的模拟参数的难度，该方式通常不适合用于大批量的半导体生产。当遇到大的扫描和大的温度变化时，这个问题尤其突出。所有这些现有技术以引用的方式并入本文中。

发明内容

根据本发明的各个方面，本发明提供了一种新的集成斜坡，扫描分数频率合成器，这将减少外部部件的成本和控制斜坡频率的开销。本发明对DDS方式提供了明显的改进，原有的DDS方式受频率操作的限制、使用了大量的功率、易于产生杂散信号而且成本更高。

在某种程度上，本发明源于以下认识：可以通过如下手段实现一种在各个方面改进的扫描分数频率合成器：在单个集成电路芯片上的分数频率合成器集成电路内部增加一个集成斜坡发生器，其实时地驱动Δ∑调制器的频率设定点，并产生带有可编程斜率(步长大小和数目)的上升和/或下降频率斜坡，和/或对于重复斜坡的自动模式操作的停留，由此，通过使用外部触发器或内部自发产生的触发以起动斜坡，从而实现基于编程的斜坡数据自发产生频率斜坡。

但是在其他实施方案中，本发明不需要实现所有这些目标，其权利要求不限于能够实现这些目标的结构或方法。

本发明的特征在于，在集成电路芯片上的集成斜坡，扫描分数频率合成器，其包括集成电路芯片，具有分数频率合成器，该分数频率合成器具有响应于VCO的频率的分数分频器和用于快速改变所述分数分频器的除数的调制器。同样的集成电路芯片有斜坡发生器，其响应触发信号产生用于扫描所述分数频率合成器的频率的斜坡。