[发明专利]用于减轻转换抖动的参考电路和方法以及使用其的延迟锁定环(DLL)

权利要求书

1.一种用于确定大致等于粗调延迟线(CDL)的步长的细调延迟线(FDL)的步长数量的方法，该方法包括下列步骤：

提供时钟信号；

将所述时钟信号延迟大致等于预定延迟加FDL的可调数量步长的第一延迟，以提供第一延迟时钟信号；

将所述时钟信号延迟大致等于预定延迟加CDL的步长的第二延迟，以提供第二延迟时钟信号；和

调整所述FDL的可调步长的数量，使得所述第一延迟大致等于所述第二延迟以提供大致等于所述CDL的步长的FDL的步长数量。

2.如权利要求1所述的方法，其中将所述时钟信号延迟所述第一延迟的步骤包括下列步骤：

将所述时钟信号延迟大致等于所述CDL的固有延迟的延迟；并且

进一步将所述时钟信号延迟大致等于所述FDL的固有延迟加所述FDL的可调数量的步长的延迟。

3.如权利要求1所述的方法，其中将所述时钟信号延迟所述第二延迟的步骤包括下列步骤：

将所述时钟信号延迟大致等于CDL的固有延迟的延迟加所述CDL的步长的延迟；并且

进一步将所述时钟信号延迟大致等于FDL的固有延迟的延迟。

4.如权利要求1所述的方法，其中所述调整FDL的可调步长的数量的步骤包括下列步骤：

如果所述第一延迟小于所述第二延迟则上调所述步长的数量；和

如果所述第一延迟大于所述第二延迟则下调所述步长的数量。

5.一种用于确定大致等于粗调延迟线(CDL)的步长的细调延迟线(FDL)的步长数量的方法，该方法包括下列步骤：

提供时钟信号；

将所述时钟信号延迟大致等于第一预定延迟加FDL的可调数量步长的第一延迟；

将所述时钟信号延迟大致等于第二预定延迟的第二延迟；

调整所述FDL的可调步长的数量使得所述第一延迟大致等于所述第二延迟，并提供FDL的可调步长的第一数量；

将所述时钟信号延迟大致等于所述第二预定延迟加CDL的步长的第三延迟；

调整所述FDL的可调步长的数量使得所述第一延迟大致等于所述第三延迟，并提供FDL的可调步长的第二数量；以及

从FDL的可调步长的所述第二数量减去所述第一数量以提供大致等于CDL的步长的FDL的步长数量。

6.如权利要求5所述的方法，其中将所述时钟信号延迟所述第一延迟的步骤包括下列步骤：

将所述时钟信号延迟大致等于FDL的固有延迟加所述FDL的可调数量的步长的延迟。

7.如权利要求5所述的方法，其中将所述时钟信号延迟所述第二延迟的步骤包括下列步骤：

将所述时钟信号延迟大致等于CDL的固有延迟的延迟。

8.如权利要求5所述的方法，其中所述调整FDL的步长数量以使所述第一延迟大致等于所述第二延迟的步骤包括下列步骤：

如果所述第一延迟小于所述第二延迟则上调所述步长数量；和

如果所述第一延迟大于所述第二延迟则下调所述步长数量。

9.如权利要求5所述的方法，其中将所述时钟信号延迟第三延迟的步骤包括下列步骤：

将时钟信号延迟大致等于CDL的固有延迟加所述CDL的步长的延迟。

10.如权利要求5所述的方法，其中所述调整FDL的步长数量以使所述第一延迟大致等于所述第三延迟的步骤包括下列步骤：

如果所述第一延迟小于所述第三延迟则上调所述步长的数量；和

如果所述第一延迟大于所述第三延迟则下调所述步长的数量。