[发明专利]对非易失性存储器的选择性擦除操作

说明书

技术领域

本发明涉及非易失性存储器的技术。

背景技术

半导体存储器已经变得越来越流行用于各种电子设备。例如，在蜂窝电话、数码相机、个人数字助理、移动计算设备、非移动计算设备和其他设备中使用非易失性半导体存储器。电可擦除可编程只读存储器(EEPROM)和闪存位列最流行的非易失性半导体存储器之间。

EEPROM和闪存两者都使用在半导体衬底中的沟道区域上方且与其隔离的浮置栅极。浮置栅极位于源极和漏极区域之间。在浮置栅极上且与其绝缘地提供控制栅极。晶体管的阈值电压受浮置栅极(或其他电荷存储区域)上保留的电荷量控制。也就是说，在导通晶体管以允许其源极和漏极之间的导电之前必须被施加到控制栅极的最小量的电压受浮置栅极(或其他电荷存储区域)上的电荷的水平控制。

当编程EEPROM或诸如NAND闪存器件的闪存器件时，通常向控制栅极施加编程电压，并将位线接地。来自该沟道的电子被注入浮置栅极。当电子在浮置栅极中累积时，浮置栅极变为充负电，且存储器单元的阈值电压升高以便存储器单元处于已编程状态中。关于编程的更多信息可以在美国专利6,859,397、题为“Source Side Self Boosting Technique For Non-Volatile Memory”和美国专利6,917,545、题为“Detecting Over Programmed Memory”中找到，两者整体被引用附于此。

一些EEPROM和闪存器件具有用于擦除两个范围的电荷的浮置栅极(或其他电荷存储区域)，且因此，可以在两个状态(已擦除状态和已编程状态)之间编程/擦除该存储器单元。这种存储器器件有时称为二进制存储器器件。

通过识别由禁止的范围分离的多个不同的被允许/有效的已编程阈值电压范围来实现多状态存储器器件。每个不同的阈值范围对应于与在存储器器件中编码的该组数据位的预定值相关的数据状态。

在浮置栅极上存储的明显电荷中的偏移可能由于基于相邻浮置栅极(或其他电荷存储区域)中存储的电荷的电场的耦合而发生。该浮置栅极与浮置栅极耦合现象在美国专利5,867,429中描述，其整体通过引用附于此。

浮置栅极与浮置栅极耦合的影响对多状态器件考虑更大，因为在多状态器件中，被允许的阈值电压范围和禁止范围比在二进制器件中更窄。因此，浮置栅极与浮置栅极耦合可能导致存储器单元从被允许的阈值电压范围偏移到禁止范围或到错误的被允许阈值电压范围。浮置栅极与浮置栅极耦合可能发生在已经在不同时间被编程了的相邻存储器单元的组之间。例如，第一存储器单元被编程以向对应于一组数据的其浮置栅极添加一定水平的电荷。随后，一个或多个相邻存储器单元被编程以向对应于第二组数据的其浮置栅极添加一定水平的电荷。在一个或多个相邻存储器单元被编程之后，由于正被耦合到第一存储器单元的相邻存储器单元上的电荷的影响，从第一存储器单元读取的电荷水平显得不同于被编程的。与相邻的存储器单元的耦合可能将正被读取的明显电荷水平偏移足够以导致被存储的数据的错误读取的量。

浮置栅极与浮置栅极耦合还可能发生在已经在同时被编程了的相邻存储器单元的组之间。例如，两个相邻的多状态存储器单元可以被编程到不同的目标电平，以便第一存储器单元被编程到对应于较低阈值电压的状态，且第二存储器单元被编程到对应于较高阈值电压的状态。正被编程到对应于较低阈值电压的状态的存储器单元很可能到达该状态，且在第二存储器单元到达对应于较高阈值电压的状态之前被锁定以不能进一步编程。在第二存储器单元到达对应于较高阈值电压的状态之后，其将耦合于第一存储器单元，且使得第一存储器单元具有比被已编程的更高的明显阈值电压。

随着存储器单元继续在尺寸上缩小，期望阈值电压的自然编程和擦除分布由于短沟道效应、更大的氧化物厚度/耦合率变化和更多的沟道杂质波动而增加，由此减少在相邻数据状态/被允许的阈值电压范围之间的可用隔离。该效应对多状态存储器比对使用仅两个状态的存储器(二进制存储器)明显得多。另外，在字线之间的空间的减小和在位线之间的空间的减小还将增加在相邻浮置栅极之间的耦合。随着耦合增加且阈值电压分布增加，其将变得更难以实时多状态存储器。

发明内容

在正被编程了数据的大量存储器单元中，维持已擦除的存储器单元可能潜在地经历比正被编程的存储器单元更多的耦合。因此，提供可以选择性地擦除或调整一些存储器单元而不擦除或调整所有存储器单元的系统。