[发明专利]用于三维集成电路堆叠的低成本裸片对晶片对准/接合

说明书

技术领域

本发明涉及集成电路(IC)。更具体地说，本发明涉及多层次IC装置，且更具体地说，涉及低成本裸片对晶片对准。

背景技术

在IC技术中，需要使芯片堆叠在一起以形成多层次(3D)IC装置(也称为多层IC装置或堆叠式IC装置)。这通常以如下两种方式中的一种来完成：晶片对晶片接合或裸片对晶片接合。

晶片对晶片接合大体描述将晶片面对面地或背对面地对准并接合，且接着在额外堆叠工艺或切块之前使所述晶片变薄并互连的技术。晶片对晶片接合具有高通过量的优点，但通常导致较低的良率百分比。低良率是因待堆叠的晶片内的有缺陷子装置的随机位置所致。堆叠工艺的累积良率大致为堆叠中的个别层次良率的乘积，此外，晶片对晶片接合要求裸片大小在待接合的层次之间相等。

裸片对晶片接合大体描述将来自“施体”晶片的个别裸片从施体晶片切下且随后与来自“受体”晶片的裸片(尚未被切割)对准的技术。尽管裸片对晶片接合的良率高于晶片对晶片接合的良率，且不要求裸片大小相等，但其导致较低的通过量，因为需要将每一裸片与其在受体晶片上的对应裸片对准。因此出现的挑战是减少与将每一裸片与受体晶片对准相关联的时间和成本。

发明内容

本发明是针对降低与3D IC装置的裸片对晶片堆叠中的裸片对准相关联的成本。具体地说，一个实施例是针对以单次对准而非每次对准接合一个裸片的常规方法来将多个(N个)裸片接合到晶片。因此，对准步骤和接合步骤的通过量将增加N倍。

在一个实施例中，一种裸片对准方法包含将堆叠式IC装置的第一层次的第一群组的裸片定向为使得所述第一群组具有对称轴。所述方法还包括将所述堆叠式IC装置的第二层次的第二群组的裸片定向为使得所述第二群组具有对称轴。所述方法进一步包括将所述第一群组的所述对称轴与所述第二群组的所述对称轴对准，以使得在制造所述堆叠式IC装置期间能够堆叠第一群组和第二群组的裸片。

上文已相当宽泛地概述了特征和技术优点，以便可较好地理解下文的详细描述。下文中将描述形成本发明的所附权利要求书的标的物的额外特征和优点。所属领域的技术人员应了解，所揭示的概念和特定实施例可易于用作修改或设计用于进行本发明的同样目的的其它结构的基础。所属领域的技术人员还应认识到，此些均等构造并不脱离如所附权利要求书中所陈述的本发明的精神和范围。当结合附图考虑时，从以下描述较好地理解被认为是本发明所特有的新颖特征(关于其组织和操作方法两者)以及其它目标和优点。然而，将明确理解，仅出于说明和描述的目的而提供所述图中的每一者，且无意作为对本发明的限制的定义。

附图说明

为更全面地理解本发明的实施例，现在参考结合附图进行的以下描述，其中：

图1为多层次IC装置的示意图；

图2为使用常规方法的“受体”晶片的示意图；

图3为使用常规方法的“施体”晶片的示意图；

图4为在使用常规方法将裸片从“施体”晶片切下之后的所述裸片的示意图；

图5为使用常规方法的对准的示意图；

图6为使用本发明的实施例的“受体”晶片的示意图；

图7为使用本发明的实施例的“施体”晶片的示意图；

图8为在使用本发明的实施例将裸片从“施体”晶片切下之后的所述裸片的示意图；

图9为使用本发明的实施例的对准的示意图；以及

图10为本发明的替代实施例的示意图。

具体实施方式

图1为多层次IC装置10的示意图，其具有顶层11和包括两个裸片12a与12b的底层。使用此项技术中已知的常规技术将顶层11和来自底层的裸片中的一者12a接合在一起。此接合产生堆叠式IC装置11/12a。此堆叠式IC装置的益处在此项技术中是已知的，即此些堆叠式IC装置允许装置维持较小的形状因子、实现系统分割能力且改进性能。然而，如上文所论述，存在与此些堆叠式装置的制造相关联的许多挑战，例如将对准且接合裸片11与12a所需的成本减到最小。在图1中所展示的实施例中，裸片12b并非堆叠式配置的部分。

图2为使用常规方法的在单片受体晶片21上的裸片放置的示意图。如在图中可见，裸片201、202、203和204均具有相同的定向。具体地说，使用对准指示符a来分别界定裸片201、202、203和204相对于受体晶片21的定向。参考结构a可见于裸片201、202、203和204的右下角。这些对准指示符也可如IC的设计所指定而见于裸片上的别处，且仅为此描述起见而说明于右下角。