[发明专利]用于制造半导体器件的方法

说明书

技术领域

本发明涉及用于制造具有分频电路(frequency-division circuit)的半导体器件的方法。特别地，本发明涉及用于制造具有多级分频电路的半导体器件的方法，该多级分频电路通过将信号输入到多个分频电路中而顺序地将信号转换成具有更低频率的信号，该多个分频电路互相电连接而使得前级分频电路的输出变成下一级分频电路的输入。

作为具有分频电路的半导体器件，存在RFID(射频识别)标签(也称为ID芯片、IC标签、ID标签、RF标签、无线标签、电子标签和应答器)。RFID标签存储必需的数据在存储元件中并且由通信装置使用无接触方式(一般是无线信号)读取该数据。本发明涉及用于制造RFID标签的方法。

背景技术

执行逻辑电路的布置(layout)以便制造具有逻辑电路的半导体器件。对每个功能制造单元，其用作基本单元(也称为标准单元或类似的)，并且多个该基本单元通过接线(wiring)互相电连接以执行逻辑电路的布置。该多个基本单元的布局(placement)和通过接线的连接使用自动布局和布线(automatic placement and routing)工具执行。注意在该说明书中接线称为布线。

例如，图2示出在逻辑电路的布置使用自动布局和布线工具执行的情况下的设计流程。逻辑电路的布置通过功能设计、逻辑综合、自动布局和布线等的步骤执行。

在功能设计中，功能电路的运行由硬件描述语言(在下文中HDL)描述。视情况执行模拟以确认例如是否实现目标功能电路的功能。

在逻辑综合中，由上文的HDL描述的运行使用逻辑综合工具重写到实际电路中。该电路可以通过一般称为连线表(netlist)的机制获得。该连线表是包括在该电路中的基本单元的输入端或输出端的连接信息。在逻辑综合时，首先决定在每条接线中的临时寄生电容，由该逻辑综合工具选择具有根据该寄生电容的驱动能力的基本单元，并且该连线表被优化以便满足例如运行速度等预定规格。

在自动布局和布线中，光掩模基于连线表制作。首先，执行包括在连线表中的基本单元的临时布局，并且每个基本单元的输入端和输出端根据连线表顺次互相电连接。该光掩模通过电连接所有端完成。

在自动布局和布线执行后，提取每条接线中的寄生电容，并且再次估计运行速度。在检验该运行时不满足预定规格的情况下，阶段回到自动布局和布线或逻辑综合。当阶段回到逻辑综合时，代替每条接线中的临时寄生电容的值，使用布局和布线后的寄生电容。当之后没有获得预定规格时，重复这些步骤。因此，在自动布局和布线中，多个基本单元的布局和接线连接在考虑每个基本单元的运行速度和延时的情况下来执行(例如，参见参考文献1)。

[参考文献]

[专利文件]

[专利文件1]日本公开的专利申请号2005-136359

发明内容

当逻辑电路的布置由自动布局和布线工具执行时，接线的引线距离和接线与其他接线交叉的次数增加，其导致寄生电容和寄生电阻增加的趋势。当寄生电容和寄生电阻增加时，电路的电流消耗增加。另外，在像具有更高频率的信号输入到其中的分频电路的电路中，，即使当该电路中接线的寄生电容和寄生电阻与具有更低频率的信号输入到其中的电路相同时，该电路中的电流消耗增加。

本发明的一个实施例的目的是减小特别是多级分频电路中的分频电路中的电流消耗。

另外，RFID标签在电力通过无线信号被接收后运行。因为电源电压从接收的电力产生，RFID标签的电流消耗中的上限自然地被固定。另外，接收的电力与读出器和写入器之间的通信距离的平方成反比；因此，当通信距离变长时，由于通信距离增加因此RFID标签的电流消耗必须减小。因此，RFID标签具有尽可能低的电流消耗是优选的。从而，本发明的一个实施例的目的是减小RFID标签中的电流消耗。

在多级分频电路中，输入的信号在前级具有更高的频率，并且输入的信号在下一级具有更低的频率。另外，在该多级分频电路中，输出的信号在前级具有更高的频率，并且输出的信号在下一级具有更低的频率。从而，布局优先从对应于具有更高频率的信号输入到其中和从其中输出的分频电路的基本单元执行，并且然后执行接线连接。即，执行对应于多级分频电路的多个基本单元的布置，使得如与具有更低频率的信号输入到其中和从其中输出的接线比较，具有更高频率的信号输入到其中和从其中输出的接线具有更短的接线长度并且具有与其他接线的更少交叉，即，使得接线的寄生电容和寄生电阻减少。