[发明专利]接口电路

权利要求书

1.一种接口电路，用于在主机设备和辅助设备之间双向执行数据传输，其特征在于，

该接口电路具备：

第一LSI，其被搭载于所述主机设备；和

第二LSI，其被搭载于所述辅助设备，

所述第一LSI具备：

第一时钟生成电路，其基于第一基准时钟，个别地生成第一发送用时钟和第一接收用时钟，并且生成所述辅助设备用的第二基准时钟；

差动驱动器，其将所述第二基准时钟转换为差动时钟，向所述辅助设备输出；

第一发送电路块，其使用所述第一发送用时钟将并行数据转换为差动串行信号，向所述辅助设备输出；和

第一接收电路块，其从所述辅助设备接收差动串行信号，在使用所述第一接收用时钟使定时一致之后转换为并行数据，

所述第二LSI具备：

差动接收器，其从所述主机设备接收差动时钟，并转换为第三基准时钟；

第二时钟生成电路，其基于所述第三基准时钟，个别地生成第二发送用时钟和第二接收用时钟；

第二发送电路块，其使用所述第二发送用时钟将并行数据转换为差动串行信号，向所述主机设备输出；和

第二接收电路块，其从所述主机设备接收差动串行信号，在使用所述第二接收用时钟使定时一致之后转换为并行数据。

2.根据权利要求1所述的接口电路，其特征在于，

所述第一LSI具备第一输入输出端子对，其被作为连接所述第一发送电路块的差动输出端子及连接所述第一接收电路块的差动输入端子共同使用，

所述第二LSI具备第二输入输出端子对，其被作为连接所述第二发送电路块的差动输出端子及连接所述第二接收电路块的差动输入端子共同使用。

3.根据权利要求1所述的接口电路，其特征在于，

所述第一接收电路块通过相位调整电路使差动串行信号的定时一致，

所述第二接收电路块通过相位调整电路使差动串行信号的定时一致。

4.根据权利要求1所述的接口电路，其特征在于，

所述主机设备和所述辅助设备之间的差动数据传输，通过全双工方式或者半双工方式双向地进行。

5.根据权利要求1所述的接口电路，其特征在于，

所述第一LSI具备单端接口的第一驱动器及第一接收器，

所述第一驱动器的输出端子及所述第一接收器的输入端子连接在所述差动驱动器的输出处，

所述第二LSI具备单端接口的第二驱动器及第二接收器，

所述第二驱动器的输出端子及所述第二接收器的输入端子连接在所述差动接收器的输入处。

6.根据权利要求1所述的接口电路，其特征在于，

所述第一时钟生成电路是输出多相时钟的多相时钟生成电路，且构成为能将所述第一发送用时钟和所述第一接收用时钟的带宽设定在不同的范围内、或者能动态地变更所述第一发送用时钟和所述第一接收用时钟的带宽，

所述第二时钟生成电路是输出多相时钟的多相时钟生成电路，且构成为能将所述第二发送用时钟和所述第二接收用时钟的带宽设定在不同的范围内、或者能动态地变更所述第二发送用时钟和所述第二接收用时钟的带宽。

7.根据权利要求6所述的接口电路，其特征在于，

所述第一及第二时钟生成电路的每一个按发送用和接收用而具备多相时钟生成电路。

8.根据权利要求1所述的接口电路，其特征在于，

所述辅助设备具备ROM，其存储着所述第二时钟生成电路相关的详细信息，

所述主机设备具有如下功能，即读取在所述辅助设备具有的所述ROM中所存储的详细信息，并根据该详细信息进行所述第一时钟生成电路的设定。

9.根据权利要求8所述的接口电路，其特征在于，

所述主机设备和所述辅助设备除差动数据传输之外，还能执行单端数据传输，

所述主机设备在从单端数据传输向差动数据传输切换的期间，执行读取在所述辅助设备具有的所述ROM中所存储的详细信息的动作。

10.根据权利要求1所述的接口电路，其特征在于，

所述第一时钟生成电路是输出多相时钟的多相输出PLL电路，

所述第二时钟生成电路是输出多相时钟的多相输出DLL电路。