[发明专利]用于在测试集成在半导体晶片上的多个电子器件期间并行供应电力的电路

权利要求书

1. 一种用于在多个电子器件（2）的电或电磁测试期间并行供应电力的电路架构，所述多个电子器件中的每个电子器件集成在相同半导体晶片（1）上，其中所述电子器件（2）通过集成技术整齐地提供在所述半导体晶片（1）上且具有由分离划片线（7）界定的边缘（5），其特征在于，该电路架构包含：

－至少一个导电栅格（4），互连至少一组所述电子器件（2），且具有位于所述组的器件外部的部分（14）以及位于所述组的器件内部的部分（13）；

－所述导电栅格（4）的外部部分（14）还沿着所述分离划片线（7）延伸；

－该内部部分（13）在所述组的器件的至少一部分内延伸；

－在所述组的器件的至少一部分上提供的、所述导电栅格（4）的所述外部部分（14）和所述内部部分（13）之间的互连垫（6），所述互连垫（6）与所述内部和外部部分一起形成所述组的不同电子器件（2）公用的电源线。

2. 根据权利要求1所述的电路架构，其特征在于所述至少一组的每个电子器件（2）至少包含所述电子器件（2）的边缘（5）处的电源垫（8），用于与所述导电栅格（4）的外部部分（14）连接。

3. 根据权利要求2所述的电路架构，其特征在于，提供多个所述电源垫（8），在所述至少一个组的电子器件（2）的每个边缘（5）处有至少一个。

4. 根据权利要求1所述的电路架构，其特征在于所述外部部分（14）是相邻电子器件（2）的至少一对电源垫（8）之间的电子桥接连接。

5. 根据权利要求1所述的电路架构，其特征在于所述内部部分（13）是相同电子器件（2）的电源垫（6，8）和两个互连之间的电连接。

6. 根据权利要求5所述的电路架构，其特征在于所述内部部分（13）由交叉技术形成。

7. 根据权利要求4所述的电路架构，其特征在于所述外部部分（14）由桥接技术形成。

8. 根据权利要求1所述的电路架构，其特征在于所述外部部分（14）的至少一部分在使电子器件（2）彼此分离的划片线（7）区域中实现。

9. 根据权利要求7所述的电路架构，还包含位于所述划片线（7）之一上的绝缘层（15和/或16），特征在于所述外部部分（14）包含沉积在所述至少一个绝缘层（15和/或16）上的至少一个金属层，其在两个相邻电子器件（2）的两个相邻互连垫（6）之间延伸。

10. 根据权利要求8所述的电路架构，其特征在于划片线（7）区域中的所述外部部分（14）的所述部分包含沉积在填充绝缘材料层（17）上的至少一个金属层，其在所述划片线（7）内延伸，至少部分地填充所述划片线（7）。

11. 根据权利要求1所述的电路架构，其特征在于所述互连垫（6）包含电源假垫（8）和信号假垫（8）。

12. 根据权利要求1所述的电路架构，其特征在于，所述导电栅格（4）的所述外部部分（14）和所述内部部分（13）彼此正交。

13. 根据权利要求1所述的电路架构，其特征在于，所述导电栅格（4）的所述外部部分（14）和所述内部部分（13）中的至少一个通过掩埋在所述电子器件（2）或所述半导体晶片（1）中的至少一个中的导线（23）实现。

14. 根据权利要求12所述的电路架构，其特征在于所述导电栅格（4）的所述外部部分（14）和所述内部部分（14）在交叉点处彼此绝缘。

15. 根据权利要求14所述的电路架构，其特征在于提供至少一个通孔连接（24）以接触所述掩埋导线（23）。

16. 根据权利要求1所述的电路架构，其特征在于其还包含连接到至少一个导电栅格（4）的至少一个熔丝链接。

17. 根据权利要求1所述的电路架构，其特征在于其还包含被包括在所述至少一个导电栅格（4）中的至少一个熔丝链接。