[发明专利]用于在测试集成在半导体晶片上的多个电子器件期间并行供应电力的电路

说明书

技术领域

本发明涉及一种用于解决在半导体晶片上集成且在所述晶片上并行布置的多个电子器件的测试步骤、尤其是电磁（EMWS）测试期间并行供电的问题的电路架构和方法。

本发明还涉及在晶片上的各个器件之间形成连接，用于由于器件本身操作所需的不可忽略的电力，在晶片本身的测试期间随后使用这些连接对它们供电。

本发明尤其且不排他地涉及旨在用于制造集成在半导体晶片上的电子器件中的质量控制的电（EWS）和/或电磁（EMWS）选择和/或晶片级老化（WLBI）工艺的应用。

背景技术

在该特定技术领域，公知为了实施集成在半导体晶片（测试EWS）上的电子器件的电选择，必需电连接测试设备（即，实施测量的测试仪）和晶片，在该晶片上根据已知半导体单片集成工艺实现了组件、器件或电子电路。

为了实现测试设备和晶片之间的这种连接，提供已知为“探针卡”的接口。该接口基本是本质由PCB和电连接测试仪和已知为被测试的集成电子器件的垫的端部的几百个（有时几千个）探针组成的电子板。

已知类型的晶片上电测试是WLBI（晶片级老化）且用于通过使用加速故障机制的特定高激励能量（与特定器件以及用于实现它的技术关联）的测试条件检查器件的可靠性。

WLBI测试的若干已知解决方案之一由Motorala提出且在以下文章中描述：

Electronic Components and Technology Coference 2000 – Sacrificial Metal Wafer Level Burn－In KGD- Wilburn L. Ivy Jr., Prasad Godavarti, Nouri Alizy, Teresa Mckenzie, Doug Mitchell - Motorola Incorparated。

该文章考虑在晶片上形成金属连接，其将集群架构中的电子器件组相互连接。

也可以被认为是栅格的这些金属连接通过在制造步骤结束时在其上交叠牺牲金属条在各个器件外部实现。这些条在WLBI测试操作结束时借助于酸蚀刻被去除和完全消除，以允许在每个单个电子器件上实施电测试。

一些研究当前进展到甚至在制造器件的步骤期间实施电磁类型（且大多数是无线）的测试，从而尽可能地避免（且最好完全避免）使用测试设备的探针。这些研究聚焦于在多个器件或整个晶片上实施并行测试。

实际上，尽管在若干方面具有优点，且基本满足目标，连接测试仪和晶片的探针具有一些缺点：例如，它们可能导致为测试选择的电子器件的垫的损坏。这种损坏可能在测试结束时在已经过质量控制的电子器件的组装中导致问题。

此外，对于并行地实施的所述多个电子器件的电或电磁选择，使用具有极大数量的探针的探针卡。这暗示着接触问题的增加，且因而暗示着探针卡和晶片之间或者更好地探针和电子器件的垫之间的电连续性问题的增加，连同电性能损失的后续问题。

其他问题是，由于具有大量将被接触的垫或者具有减小面积的垫或甚至通常彼此十分靠近的垫的最近一代工艺水平的电子器件的机械限制。

在未来可能从完全的电测试模式转变成电磁（完全或部分）测试模式的情况中，提供在每个器件中的接收和发射电路的引入（即所谓的收发器或转发器）。这将暗示着每个电子器件的面积的增加，即使该需要是不可避免地考虑的。

通过使用电磁测试，将减小或甚至消除当前测试设备的探针的数目。

然而，布置在单个晶片上的多个器件的并行电或电磁测试增加了如何对其供电以使其足够在测试条件下操作的问题。

很明显，当测试并行度增加时，相应地，电磁测试将必须用来同时对各个器件供电的电力将增加。

基本上，对并行测试的各个电子器件供电的问题与这一事实相关：这些器件在测试期间应同时操作。

本发明的技术问题在于提供一种电路架构和相应方法，以并行地对单片集成在单个半导体晶片且旨在并行测试（即在所有器件同时操作且它们需要的电力也可能相当高时）的多个电学器件供电。

发明内容

本发明的解决思想在于，在集成在晶片上的各个电子器件之间实现电连接从而形成公共电源线（以及也有可能的信号线），如果被给予适当的偏置电压，则该公共电源线允许器件同时操作。

解决思想在于在晶片上的各个电子器件之间实现电连接，其可用作公共电源线，但是尽可能避免对电子器件的方案或设计有影响。这些公共电源线可以借助于在晶片的所谓的“划片线”中（即，在使器件彼此分离的分离区域内）实现的一些导电栅格实现。