[发明专利]补偿在非易失性存储器中的读操作期间的耦合

说明书

技术领域

本发明涉及非易失性存储器。

背景技术

半导体存储器已经变得越来越流行用于各种电子设备中。例如，在蜂窝电话、数码相机、个人数字助理、移动计算设备、非移动计算设备和其他设备中使用非易失性半导体存储器。电可擦除可编程只读存储器(EEPROM)和闪存位列最流行的非易失性半导体存储器之间。通过也是一种EEPROM的闪存，相比于传统的、全特征的EEPROM，可以在一步中擦除整个存储器阵列或该存储器的一部分的内容。

传统的EEPROM和闪存两者都使用在半导体衬底中的沟道区域上方且与其隔离的浮置栅极。浮置栅极位于源极和漏极区域之间。在浮置栅极上且与其绝缘地提供控制栅极。如此形成的晶体管的阈值电压(V_TH)受浮置栅极上保留的电荷量控制。也就是说，在导通晶体管以允许其源极和漏极之间的导电之前必须被施加到控制栅极的最小量的电压受浮置栅极上的电荷的水平控制。

一些EEPROM和闪存器件具有用于擦除两个范围的电荷的浮置栅极，且因此，可以在两个状态、例如擦除状态和已编程状态之间编程/擦除该存储器元件。这种闪存器件有时被称为二进制闪存器件，因为每个存储器元件可以擦除一位数据。

通过识别不同的已允许/有效的已编程阈值电压范围来实现多状态(也称为多电平)闪存器件。每个不同的阈值范围对应于在存储器器件中编码的该组数据位的预定值。例如，每个存储器元件当该元件可以位于对应于四个不同的阈值范围的四个离散的电荷带之一中时可以擦除两位数据。

典型地，在编程操作器件被施加到控制栅极的编程电压V_PGM被施加作为随时间量值增加的一系列脉冲。在一个可能的方法中，通过预定步长、例如0.2-0.4V来随着每个连续脉冲而增加脉冲的量值。可以向闪存元件的控制栅极施加V_PGM。在编程脉冲之间的时间段中，进行验证操作。也就是说，在连续的编程脉冲之间读正被并行编程的一群元件的每个元件的编程电平，以确定其是否等于或大于该源极正被编程到的验证电平。对于多状态闪存元件的阵列，可以对元件的每个状态进行验证步骤，以确定该元件是否达到了其数据相关的验证电平。例如，能够在四个状态中存储数据的多状态存储器元件可能需要进行对三个比较点的验证操作。

另外，当编程EEPROM或闪存器件、例如在NAND串中的NAND闪存器件时，典型地，V_PGM被施加到控制栅极，且位线接地，使得电子从单元或存储器元件、例如存储元件的沟道注入到浮置栅极中。当电子在浮置栅极中累积时，浮置栅极变为充负电，且存储器元件的阈值电压升高以便存储器元件被考虑为处于已编程状态中。关于这种编程的更多信息可以在2005年7月12日公告的美国专利6,859,397、题为“Source Side Self Boosting Technique For Non-Volatile Memory”和美国专利6,917,542、题为“Detecting Over Programmed Memory中找到，两者整体被引用附于此。”

进一步存在问题的一个问题是读准确性。读处理必须准确，以便可以以高保真度来读回数据。例如，将阈值电压范围放置为接近到一起的多级器件给误差留下了很少的空间。可能由包括导致电容性耦合的其他未选存储元件的已编程数据状态的许多变数导致在读所选存储元件时的不准确性。因此，需要改善读准确度的技术。

发明内容

本发明通过提供用于补偿电容性耦合来改善非易失性存储器中的读准确性来解决上述和其他问题。

在一个实施例中，操作非易失性存储器的方法包括读所选存储元件的至少一个位线-相邻的存储元件，来确知至少一个位线-相邻的存储元件的数据状态。该至少一个位线-相邻的存储元件和所选存储元件与各个位线相关联。该方法还包括读所选存储元件来确知所选存储元件的数据状态，包括一次一个地向所选存储元件施加不同控制栅极读电压，同时基于其所确知的数据状态和控制栅极读电压来设置至少一个位线-相邻的存储元件的各个位线的电压。

在另一实施例中，用于操作非易失性存储器的方法包括读存储元件来确知它们的数据状态，作为多步骤读操作的第一步的部分。这些存储元件与多个相邻的位线相关联。该方法还包括再次读存储元件来再次确知它们的数据状态、包括一个接一个地向存储元件施加不同的控制栅极读电压并基于第一步的所确知的数据状态且基于控制栅极读电压来设置在位线上的电压，作为多步骤读操作的第二步骤的部分。