[发明专利]用于应变半导体器件的渐变高锗化合物膜

说明书

技术领域

本发明领域总的涉及半导体集成电路制造领域，更具体地但非排它地涉及包含具有渐变锗含量的化合物层的平面和三维互补金属氧化物半导体(CMOS)器件。

背景技术

在传统金属氧化物半导体(MOS)场效应晶体管中，源极、沟道和漏极结构彼此毗邻地构造在同一平面内。典型地，栅极介电层形成在沟道区上并且栅极电极沉积在栅极介电层上。通过将电压施加于栅极电极来控制晶体管，由此使电流流过源极和漏极之间的沟道。

采用构造平面MOS晶体管的方法的一种替代方法以减轻某些物理势垒来减小平面设计的规模。该替代方法涉及以例如双栅极场效应晶体管(FinFET)或三栅极场效应晶体管的多栅极晶体管的形式构建三维MOS晶体管以取代传统的平面MOS晶体管。

例如FinFET和三栅极场效应晶体管的三维晶体管设计允许通过对栅极使用垂直或成角度的表面来将同样数量的晶体管更紧密地封装在半导体芯片上。三栅极场效应晶体管包括在本体的三个露出表面上就位的三个基本相等长度的栅极，而FinFET包括沿狭窄本体或鳍片各边就位的两个相等长度的栅极。

附图说明

本发明前述各个方面和许多伴生的优势将变得更为易懂，因为结合附图参照下面的详细说明，这些内容变得更易于理解，其中相同的标记在各附图中表示相同的部分，除非另有说明：

图1是示出衬底上的栅极电极的平面MOS器件的横截面图。

图2是图1的器件在栅极电极的边上形成有间隔结构的示图。

图3是图2的器件在蚀刻掉一部分衬底以形成源极/漏极和源极/漏极延伸部凹腔后的示图。

图4是图3的器件在湿蚀刻源极/漏极和源极/漏极延伸部凹腔后的示图。

图5是图4的器件在形成源极/漏极和源极/漏极延伸区后的示图。

图6是在多栅极本体上具有介电层的多栅极器件的示图。

图7是图6的器件在介电层上沉积功函数金属层之后的示图。

图8是图7的器件在功函数金属层上形成保护掩模后的示图。

图9是图8的器件在各向异性地蚀刻功函数金属层以形成栅极电极之后的示图。

图10是图9的器件在栅极电极上形成栅极隔离间隔结构后的示图。

图11是图10的器件在除去部分本体以提供沟道区后的示图。

图12是图11的器件在形成外延源极/漏极区后的示图。

图13示出具有含渐变的高锗化合物膜的中央处理单元的系统。

图14是衬底上的渐变高锗含量硅-锗区的示图。

图15是表述用来形成具有渐变高锗含量的硅-锗区的应变半导体器件的制造工艺的一个实施例的流程图。

具体实施方式

在各实施例中，解说和描述了在衬底上形成具有渐变锗含量的化合物层的装置和方法的各实施例。

然而，相关领域内技术人员将理解，可不借助一个或多个特定细节或者采用其它替代和/或附加的方法、材料或组分来实现各个实施例。在其它情形下，未详细示出或描述公知的结构、材料或操作以避免使本发明各实施例的各个方面晦涩。同样，为便于解释，给出具体的数目、材料和结构以提供对本发明的透彻理解。然而，本发明没有这些具体细节也可实施。此外要理解，附图中示出的各个实施例是解说性表达并且不一定按比例绘制。

该说明书中通篇对“一个实施例”或“一实施例”的引用表示结合该实施例描述的具体特征、结构、材料或特性包含在本发明的至少一个实施例中，但不代表它们出现在每个实施例中。因此，本说明书中多处出现的短语“在一个实施例中”或“在一实施例中”不一定指本发明的同一实施例。此外，在一个或多个实施例中，可以任何适宜方式组合多个具体特征、结构、材料或特性。在其它实施例中可加入各个附加层和/或结构和/或省去所描述的特征。

各个操作可以最有助于本发明理解的方式表述为轮流的多个独立操作。然而，表述顺序不应当解释成意指这些操作一定要按照某种顺序。具体地说，这些操作不需要按所表示的顺序进行。所描述的操作可以与前述实施例不同的顺序执行。在其它实施例中可执行各个附加操作和/或省去所描述的操作。