[发明专利]能使位错移位的制造和处理绝缘体上半导体型结构体的方法及相应结构体

说明书

本发明特别涉及处理连续包含载体基板、氧化物层和薄半导体层的绝缘体上半导体型(SOI)结构体的方法，其中在受控的中性或还原性气氛下并在受控的时间和温度条件下进行热处理，以促使氧化物层的至少部分氧向薄半导体层扩散，引起氧化物层的完全或部分溶解。

该处理有选择性地进行，即，完全溶解SOI结构体的与所需图案对应的确定区域中的氧化物层，同时保留其他区域中的初始氧化物层。

于是使用氧化物层的“选择性溶解”来表达所述处理。

以此方式可以获得杂合结构体，即，其既包含氧化物层得到保留的“SOI”区域，也包含氧化物层已被完全溶解的主体区域。

所述结构体可用于制造通常在不同载体上制造的不同类型的电子元件(例如存储元件和逻辑元件)。

微处理器制造商已经各自开发出用于逻辑和存储元件的制造技术，但是这两种类型的元件通常在各自不同的载体(即主体基板或SOI)上制造。

此外，由一种基板改变为另一种基板意味着制造技术上要有重大改变。

因此，选择性溶解的优点在于，可为微处理器制造商提供其上包含“主体”区域和“SOI”区域的晶片，同时保留他们所精通的能够制造“逻辑”元件和“存储”元件的技术。

选择性溶解技术的精确性可以有效地控制元件尺度的“主体”和“SOI”区域。

选择性溶解可以通过在薄半导体层的表面上形成掩模并通过热处理以促进氧扩散而实施。

由于掩模由形成氧扩散屏障的材料制成，因此氧仅能通过未被掩模覆盖的薄半导体层的暴露区域扩散。

在此操作过程中，会出现存在缺陷的问题，所述缺陷与在氧化物已被除去的区域中载体基板/薄层界面处容有晶格相关。

这被称作“失配位错(misfit dislocations)”。

这些缺陷的产生原因在于在薄层的晶格和载体基板的晶格相互连接的区域(即氧不再存在之处)中二者的不完美对齐。

只要这两种晶格之间存在氧化物，缺陷就不会出现。

另一方面，一但获得氧化物的溶解，晶格的不完美对齐就会导致所述位错的形成。

本发明的一个目的是提出一种方法(例如如上所述的方法)，利用所述方法可以最小化、甚至消除位错问题。

因此提供了一种制造和处理连续包含载体基板、氧化物层和半导体材料薄层的绝缘体上半导体型结构体的方法，所述结构体通过以下方式获得：

a)将给体基板与所述载体基板结合，所述给体基板包含所述半导体层，这些基板具有相同晶体取向；

b)薄化所述给体基板以只留下所述薄层，

-在所述载体基板和薄层中的一个和/或另一个上涂布有氧化物层；

-所述载体基板和薄层各自在平行于它们的界面的平面中分别具有第一和第二晶格；

其中：

1)在所述薄层上形成掩模，以界定所述层的表面上的暴露区域，所述暴露区域未被掩模覆盖并根据所需图案分布；

2)在受控的中性或还原性气氛下并在受控的时间和温度条件下进行热处理，以促使氧化物层的至少部分氧透过薄层扩散，引起对应于所述所需图案的氧化物层的区域中氧化物的受控去除。

该方法值得注意之处在于：

-在步骤a)中，所述载体基板和薄层相对于彼此的设置，使得在所述平行于它们的界面的平面内，所述晶格共同形成不超过1°的所谓“扭转角”，并在垂直于它们的界面的平面内，所述晶格共同形成不超过1°的所谓“倾角”。

-使用厚度低于1100埃的薄层。

本申请人已经证明，通过将对齐缺陷限制为上述角度和通过使用具有所指定厚度的薄层，界面处形成的位错通过施加可达到薄层的自由面的热处理而移位，在所述自由面处所述位错通过原子重排而消弭。换言之，晶体缺陷在薄层中是可移动的，并具有通过晶体重组而“上升”至其表面的倾向。

在本申请全文中，“这些基板具有相同的晶体取向”表示这些基板切割自晶锭，这些基板基本沿同一轴向由这些晶锭获得。

根据其他有利的非限制性特征：

-在步骤a)中，所述载体基板和薄层被设置为使得所述平行于它们的界面的平面中，所述晶格在共同形成不超过0.5°的所谓“扭转角”；

-在步骤a)中，所使用的载体和给体基板各自带有至少一个可视标记，所述可视标记沿相对于所述晶格的确定的方向取向；

-使用厚度低于800埃的薄层；

-在步骤b)中，通过给体基板沿预先形成的应力区域的破裂，处理所述给体基板以仅留下所述薄层；

-在步骤b)中，对所述给体基板通过经由其背面减小其厚度而进行处理，以仅留下所述薄层；

-使用硅的载体基板；