[发明专利]具有软错误翻转抗扰性的易失性存储器元件

权利要求书

1.一种存储器元件电路，包含：

具有至少四个互连的反相器类晶体管对和至少一个访问晶体管的存储器元件，其中所述存储器元件被配置为在内部节点上存储数据；以及

在改变以下中至少一个的同时将数据加载到所述存储器元件中的电路：向所述存储器元件供电的电源电压的幅度、加载到所述存储器元件中的数据信号的数据信号幅度或控制所述访问晶体管的地址信号的地址信号幅度。

2.根据权利要求1所述的存储器元件电路，其中所述访问晶体管包含一对访问晶体管。

3.根据权利要求1所述的存储器元件电路，其中所述存储器元件具有第一正电源端子和第二正电源端子，并且其中加载所述数据的所述电路包含可调节电源，所述可调节电源暂时降低所述第一正电源端子上的正电源电压。

4.根据权利要求1所述的存储器元件电路，其中加载所述数据的所述电路被配置为在所述数据的加载期间过驱动所述数据信号。

5.根据权利要求1所述的存储器元件电路，其中加载所述数据的所述电路被配置为在所述数据的加载期间过驱动所述地址信号。

6.一种存储器元件，包含：

用第一电源电压供电的第一组晶体管；以及

用第二电源电压供电的第二组晶体管，在数据加载到所述存储器元件中时，所述第二电源电压不同于所述第一电源电压。

7.根据权利要求6所述的存储器元件，其中所述第一组中的晶体管耦合在所述第一电源电压和地电压之间，其中所述第二组中的晶体管耦合在所述第二电源电压和所述地电压之间。

8.根据权利要求7所述的存储器元件，其中所述第一组和第二组中的晶体管包括串联连接的n沟道金属氧化物半导体晶体管和p沟道金属氧化物半导体晶体管。

9.根据权利要求8所述的存储器元件，进一步包含：

连接到所述第一组晶体管中两个相应存储节点的至少两个地址晶体管。

10.一种集成电路，包含：

存储器元件的阵列，所述存储器元件中的每个通过固定电源电平和时变电源电平供电；

可调节电源电路，其在所述阵列的正常操作期间的高电源电平和对所述阵列进行数据加载操作期间的低电源电平之间改变所述时变电源电平；以及

数据加载电路，其在所述固定电源电平处于所述高电源电平并且所述时变电源电平处于所述低电源电平时，将数据加载到所述存储器元件中。

11.根据权利要求10所述的集成电路，其中每个存储器元件包含：

耦合在提供所述固定电源电平的第一电源端子和提供地电源电平的地端子之间的第一和第二晶体管对；

耦合在提供所述时变电源电平的第二电源端子和供应所述地电源电平的所述地端子之间的第三和第四晶体管对，其中四个晶体管对中的每一对具有存储节点以及连接到所述存储节点的n沟道晶体管和连接到所述存储节点的p沟道晶体管；以及

两个n沟道晶体管，其中的每个n沟道晶体管连接到所述存储节点中相应的一个。

12.根据权利要求10所述的集成电路，进一步包含连接到所述存储器元件的可编程逻辑，其中所述存储器元件进一步包含供应输出信号的输出端子，并且其中所述可编程逻辑接收在所述高电源电平的所述输出信号。

13.根据权利要求11所述的集成电路，其中每个存储器元件的所述两个n沟道晶体管具有栅极，并且其中所述数据加载电路向所述栅极提供控制信号。

14.根据权利要求11所述的集成电路，其中每个存储器元件中的所述晶体管包含体偏置端子，并且其中所述数据加载电路被配置为当将所述数据加载到所述存储器元件中时，调整所述体偏置端子中至少一个上的至少一个体偏置电压。

15.一种将数据加载到含有至少十个晶体管的存储器元件的方法，包含：

临时调整到含有至少十个晶体管的所述存储器元件的至少一个电源电压；以及

在临时调整所述电源电压时，将数据加载到所述十个晶体管的存储器元件中。

16.根据权利要求15所述的方法，其中所述十个晶体管包括至少一个地址晶体管，所述方法包含：

在数据加载操作期间，将升高的地址信号施加到所述地址晶体管的所述栅极。