[发明专利]具有软错误翻转抗扰性的易失性存储器元件

说明书

本申请要求临时专利申请No.61/101998的权益，该申请提交于2008年10月1日，通过引用以其整体合并到此。

技术领域

本发明涉及易失性存储器元件，并且更特别涉及用于集成电路(例如可编程逻辑器件)的、展现抗软错误翻转的易失性存储器元件。

背景技术

集成电路经常含有易失性存储器元件。典型的易失性存储器元件基于交叉耦合的反相器(锁存器)。易失性存储器只有集成电路通电才保留数据。在失去电源的情况下，在易失性存储器中的数据丢失。尽管非易失性存储器元件(例如基于电可擦除可编程只读存储器技术的存储器元件)不经受这样的数据丢失，但经常不期望或不可能将非易失性存储器元件制造为给定集成电路的一部分。

因此，经常使用易失性存储器元件。例如，静态随机访问存取存储器(SRAM)芯片含有SRAM单元，其是一类易失性存储器元件。易失性存储器元件也用于可编程逻辑器件集成电路。

易失性存储器元件经受称为软错误翻转的现象。宇宙射线和嵌入在集成电路和它们封装中的放射性杂质导致软错误翻转事件。宇宙射线和放射性杂质生成高能原子粒子例如中子和alpha粒子。存储器元件含有由图形化硅衬底形成的晶体管和其它组件。在原子粒子在存储器元件中冲击硅的时候，生成电子空穴对。电子空穴对产生导电路径，其可以导致存储器元件中充电节点放电和存储器元件的状态反转。如果，例如，“1”存储在存储器元件中，那么软错误翻转事件可以导致“1”变为“0”。

在集成电路中的翻转事件污染存储在存储器元件中的数据并会使系统性能严重消退。在某些系统应用中，例如远程安装电信设备，修理故障设备非常麻烦。除非可编程逻辑器件和其它集成电路对软错误翻转事件表现良好抗扰性，否则它们不适合这些类型的应用。

因此期望能够改善集成电路(例如可编程逻辑器件集成电路)中易失性存储器元件的软错误翻转性能。

发明内容

提供具有静态随机访问存取存储器单元的集成电路。该集成电路可以是可编程集成电路、存储器芯片或任何其它合适的集成电路。存储器单元可以用作静态随机访问存取存储器(SRAM)，或在可编程集成电路中，存储器单元可以用作配置随机访问存取存储器(CRAM)。

(作为示例)每个单元都可以具有十个晶体管形成的鲁棒电路。该单元可以展现对软错误翻转事件的良好抗扰性。为在访问数据时提供充足容限，可以实时改变单元的电压。例如，可以使用两个正电源电压向单元供电。在写入操作期间，通过降低正电源电压中的一个，单元中的某些电路可以相对于单元中其它电路弱化。这帮助确保写入操作成功。该类方案也可以使用提高的地址信号、提高的清除信号、降低的地信号、降低的或提高的数据信号和反数据信号等来实现。

从附图和随后优选实施例的详细描述中将更明显的得出本发明的进一步特征、它的本质和各种优点。

附图说明

图1是可能含有根据本发明实施例的随机访问存储器单元的图解集成电路的图示。

图2是根据本发明实施例的图解存储器单元阵列的图示。

图3是根据本发明实施例的图解存储器单元的图示。

图4是模拟结果的图表，示出根据本发明实施例在写入操作期间，即使没有向单元的电源电压做出更改时，图3的图解存储器单元的状态可以怎样反转。

图5是模拟结果的图表，示出根据本发明实施例在写入操作期间，在降低至少一个电源电压时图3的图解存储器单元的状态可以怎样更改。

图6是模拟结果的图表，示出根据本发明实施例在经受与模拟软错误翻转事件关联的另外电荷时图3的图解存储器单元的状态怎样不反转。

图7-10是示出用于存储器单元的、调整其幅度以有助于数据加载操作的图解信号的图表。

图11是根据本发明实施例的图解存储器单元的图示。

图12是根据本发明实施例的具有体偏置端子的图解存储器单元的图示。

图13是示出用于存储器单元的、调整其幅度以有助于数据加载操作的图解信号的图表。

图14是根据本发明实施例的涉及将数据加载到图3、11和12中示出类型的存储器元件的图解步骤的流程图。

图15是根据本发明实施例示出具有基于用独立控制电源电压供电的两个交叉耦合反相器的双稳态单元的存储器元件可以怎样形成的图示。

具体实施方式