[发明专利]动态实时延迟表征和配置

权利要求书

1. 一种掩模可编程集成电路，包括：

存储器；

存储器中的用于提供延迟的延迟链，该延迟确定用于存储器的单元的读取和/或写入时间;

掩模可编程开关，其可配置来指定由延迟链提供的延迟；和

控制器，其从集成电路外面接收一个或多个信号并且作为响应，生成用于指定由延迟链提供的延迟的指令，所述指令覆盖由掩模可编程开关指定的任何延迟。

2. 根据权利要求1所述的掩模可编程集成电路，其中所述控制器是JTAG TAP控制器。

3. 根据权利要求1所述的掩模可编程集成电路，其中所述控制器从集成电路外面接收一系列信号，并且作为响应，指定被用于表征集成电路的一系列延迟。

4. 根据权利要求1所述的掩模可编程集成电路，其中所述存储器是静态随机存取存储器并且掩模可编程集成电路是结构化的专用集成电路。

5. 根据权利要求1所述的掩模可编程集成电路，还包括一组一次性可编程位，其可配置以指定通过延迟链提供的延迟并且覆盖由掩模可编程开关指定的任何延迟。

6. 根据权利要求5所述的掩模可编程集成电路，其中该组一次性可编程位是多晶硅熔丝或反熔丝。

7. 一种在掩模可编程集成电路中的集成电路存储器，包括：

多个存储器单元；

控制器；

熔丝盒；

掩模可编程开关；

第一复用器，其具有来自控制器的第一输入，来自熔丝盒的第二输入和从第一复用器的第一输入或第二输入中选择的输出；

第二复用器，其具有来自第一复用器的第一输入，来自掩模可编程开关的第二输入和从第二复用器的第一输入或第二输入中选择的输出；和

包括多个延迟元件的延迟链和第三复用器，在延迟链中使用的延迟元件的数目由第三复用器根据第二复用器的输出来确定，在延迟链中使用的延迟元件的数目确定用于对所述多个存储器单元进行读取和/或写入的周期。

8. 根据权利要求7所述的集成电路存储器，其中所述多个存储器单元被配置为块，其中每个块具有延迟链并且还包括这样的线路，该线路从第一复用器延伸到每个块，以使得用于每个块的延迟从控制器或从熔丝盒被编程。

9. 根据权利要求7所述的集成电路存储器，其中所述熔丝盒包括一次性可编程的多个熔丝或反熔丝，其具有确定在延迟链中使用的延迟元件的数目的值。

10. 根据权利要求7所述的集成电路存储器，其中所述多个存储器单元是静态随机存取存储器（SRAM）单元。

11. 根据权利要求7所述的集成电路存储器，其中所述控制器是JTAG TAP控制器。

12. 一种配置掩模可编程集成电路的集成电路存储器中的存储器延迟的方法，包括：

提供在集成电路存储器中的第一延迟，该第一延迟由掩模可编程开关指定；和

随后用第二延迟来代替集成电路中的第一延迟，该第二延迟由提供给集成电路存储器的输入来指定。

13. 根据权利要求12所述的方法，其中第二延迟是提供给集成电路存储器的被用于表征集成电路存储器的多个延迟之一。

14. 根据权利要求13所述的方法，其中集成电路存储器的表征给出了第三延迟，该第三延迟提供了优化的集成电路存储性能。

15. 根据权利要求14所述的方法，进一步包括对到一次性可编程存储器的第三延迟进行编程以代替集成电路存储器的后续操作中的第一延迟。

16. 根据权利要求12所述的方法，其中所述集成电路存储器是静态随机存取存储器。

17. 根据权利要求12所述的方法，其中所述第一延迟被存储在集成电路存储器的每个块中。

18. 根据权利要求12所述的方法，其中提供集成电路中的第一延迟包括向复用器提供选择输入以确定在延迟链中使用的延迟级的数目。