[发明专利]等离子体蚀刻方法以及等离子体蚀刻装置

说明书

技术领域

本发明涉及等离子体蚀刻方法以及等离子体蚀刻装置，特别是涉及不管蚀刻图形的密度如何都能够以相同深度和相同形状进行等离子体蚀刻的等离子体蚀刻方法以及等离子体蚀刻装置。

背景技术

最近，根据LSI的高集成化、高速化的要求，构成LSI的半导体元件的设计规则越来越微细化。在芯片内形成许多半导体元件时，为了使各个半导体元件彼此间相互不产生不期望的影响，必须进行电隔离。作为用于形成隔离该半导体元件的元件隔离构造的元件隔离技术，公知有STI(Shallow Trench Isolation：浅沟槽隔离技术)工艺。所谓STI工艺，是在硅基板(半导体晶片)的表面通过各向异性蚀刻形成槽(Trench：槽)，再用氧化硅等绝缘物掩埋槽，再对掩埋绝缘物进行平坦化，利用如此形成的绝缘物将元件隔离的方法。STI工艺与作为其它的元件隔离技术的LOCOS(Local Oxidation of Silicon：选择氧化隔离)相比，具有宽度小，能够进一步地微细化的优点。

参照图1对STI工艺中的形成槽的步骤进行说明。首先，在硅基板(半导体晶片)211上形成薄的氧化膜(SiO₂)或氮化膜(SiN)等绝缘膜后，如图1(a)所示，通过光刻以及蚀刻对该绝缘膜进行图形化，得到在半导体晶片211的蚀刻中使用的蚀刻掩模212。下面，如图1(b)所示，使用蚀刻掩模212对半导体晶片211进行蚀刻，形成浅的槽。

在该蚀刻处理中，一般地，利用等离子体将蚀刻气体活性化，再将形成有蚀刻掩模212的半导体晶片211暴露在活性化的蚀刻气体中，从而对半导体晶片211进行蚀刻而形成规定的图形。

作为产生等离子体的方式，有ECR(Electron Cyclotron Resonance)方式，平行平板方式等，但是因为在0.1mTorr(13.3mPa)～数10mTorr(数Pa)程度的压力比较低的高真空状态下也能够形成稳定的等离子体，所以使用微波方式的微波等离子体装置被广泛地使用，该微波方式利用微波形成高密度等离子体。特别是，不管等离子体密度有多高，电子温度低且等离子体密度的均匀性优良，因此能够在降低对被处理基板的损伤的同时均匀地进行蚀刻，所以RLSA(Radial Line Slot Antenna)微波等离子体方式的等离子体蚀刻装置被广泛的使用(例如，参照专利文献1。)。

在这种情况下，若按照需要向载置半导体晶片的载置台施加规定的RF(Radio Frequency)频率的高频电力作为交流偏置电力，则能够将由等离子体产生的离子吸引到半导体晶片的表面，因此能够高效地进行蚀刻(例如，参照专利文献2。)。

专利文献1：国际公开06/064898号手册

专利文献2：日本特开2006-156675号公报

但是，在使用上述的等离子体蚀刻方法以及等离子体蚀刻装置在半导体晶片上形成槽(Trench：槽)时，存在下面的问题。

在半导体晶片上，存在必须密集地形成宽度窄的槽(Trench：槽)的“高密度”区域(例如图1(a)中所示的D的部分)和形成宽度较宽的槽(Trench：槽)的“低密度”区域(例如图1(a)中所示的I的部分)。因而存在高密度区域中的蚀刻形状和低密度区域中的蚀刻形状彼此不同(由图形密度产生的形状差)的问题。

特别是，存在槽(Trench：槽)的底面不平坦，中心与槽的底面的端部(例如图1(b)中所示的Ts)向上隆起，成为凸状的底面(副槽(subtrench)形状)的倾向的问题，并且在具有低图形密度的区域中这样的倾向尤为显著。

作为该副槽形状的主要成因，可以举出蚀刻反应生成物的附着。为了防止这样的附着，存在不得不增加蚀刻气体的流量以及处理容器的排气量的问题。

此外，在数10mTorr以下的比较低的压力范围中，存在槽(Trench：槽)的槽宽比槽的上端的槽宽要宽，容易发生所谓的侧蚀刻，形状控制性差的问题。

发明内容

本发明是鉴于上述问题而做出的，提供一种不用增加蚀刻气体的流量以及处理容器的排气量，不管蚀刻图形的密度如何都能够以相同深度和相同形状进行等离子体蚀刻的等离子体蚀刻方法以及等离子体蚀刻装置。