[发明专利]多串行接口堆叠裸片存储器架构

权利要求书

1.一种存储器系统，其包括：

多个存储器库，其包括多个堆叠式平铺存储器阵列，每一存储器库包括多个堆叠式存储器阵列裸片区段；

多个存储器库控制器(MVC)，每一MVC以一对一关系耦合到所述多个存储器库中的一对应存储器库且能够独立于所述多个MVC中的其它MVC与对应于所述多个MVC中的所述其它MVC的存储器库之间的通信来与所述对应存储器库通信；及

多个可配置经串行化通信链路接口(SCLI)，其能够同时操作而以通信方式将所述多个MVC耦合到发端装置或目的地装置中的至少一者。

2.根据权利要求1所述的存储器系统，其中所述多个堆叠式存储器阵列裸片区段包括来自所述多个堆叠式平铺存储器阵列中的每一者的单个瓦片。

3.根据权利要求1所述的存储器系统，其中对应于每一存储器库的所述多个存储器阵列裸片区段是使用贯穿晶片互连件(TWI)互连。

4.根据权利要求1所述的存储器系统，其进一步包括：

开关，其耦合到所述多个SCLI且耦合到所述多个MVC以将选定SCLI交叉连接到选定MVC。

5.根据权利要求4所述的存储器系统，其进一步包括：

包解码器，其耦合到所述开关以接收跨越所述多个SCLI中的一出站SCLI从所述发端装置发送的出站包以从所述出站包提取出站存储器命令、出站存储器地址或出站存储器数据字段中的至少一者，且将存储器库选择信号集合呈现给所述开关；及

包编码器，其耦合到所述开关以从所述多个MVC中的一者接收入站存储器命令、入站存储器地址或入站存储器数据中的至少一者，且将所述入站存储器地址或所述入站存储器数据编码成入站包以供跨越所述多个SCLI中的一入站SCLI传输到所述目的地装置。

6.根据权利要求4所述的存储器系统，其进一步包括：

控制寄存器，其耦合到所述开关以接受来自配置源的配置参数且将所述开关配置成根据可选择模式操作。

7.根据权利要求6所述的存储器系统，其中所述可选择模式包含以下各项中的至少一者：响应于至少一个请求而同步地操作所述多个存储器库或响应于至少一个请求而异步地操作所述多个存储器库。

8.根据权利要求1所述的存储器系统，所述多个SCLI中的一出站SCLI进一步包括：

多个出站差分对串行路径(DPSP)，其耦合到所述发端装置以跨越所述出站SCLI输送含有命令信息、地址信息或数据中的至少一者的出站包，所述多个出站DPSP中的每一者用以以第一数据速率输送所述出站包中的第一数据速率出站子包部分；

解串行化器，其耦合到所述多个出站DPSP以将所述出站包中的每一第一数据速率出站子包部分转换成多个第二数据速率出站子包以供跨越第一多个出站单端数据路径(SEDP)以第二数据速率传输，所述第二数据速率比所述第一数据速率慢；及

多路分用器，其以通信方式耦合到所述解串行化器以将所述多个第二数据速率出站子包中的每一者转换成多个第三数据速率出站子包以供跨越第二多个出站SEDP以第三数据速率传输到包解码器，所述第三数据速率比所述第二数据速率慢。

9.根据权利要求1所述的存储器系统，其进一步包括：

包编码器，其以通信方式耦合到所述开关以包化从与所述选定存储器库相关联的MVC所接收的命令信息、地址信息或数据中的至少一者以供跨越所述多个SCLI中的一入站SCLI传输到所述目的地装置，以将所得入站包切分成多个第三数据速率入站子包，且跨越第一多个入站单端数据路径(SEDP)以第三数据速率发送所述第三数据速率入站子包；

多路复用器，其以通信方式耦合到所述包编码器以将所述第三数据速率入站子包的多个子集中的每一者多路复用成第二数据速率入站子包，且跨越第二多个入站SEDP以比所述第三数据速率快的第二数据速率发送所述第二数据速率入站子包；及

串行化器，其以通信方式耦合到所述多路复用器以将所述第二数据速率入站子包的多个子集中的每一者聚集成第一数据速率入站子包，且跨越多个入站差分对串行路径(DPSP)以比所述第二数据速率快的第一数据速率将所述第一数据速率入站子包发送到所述目的地装置。