[发明专利]具有接合垫下方的沟槽的特征的RF器件和方法

说明书

技术领域

本发明通常涉及半导体(SC)器件和集成电路(IC)及其制造方法，并且更具体地，涉及用于提供包含接合垫下方的填充了绝缘体的沟槽的特征的RF(射频)电源器件和IC的结构和方法。

背景技术

射频(RF)电源器件和集成电路(IC)的性能对与到器件或IC的连接相关联的端子阻抗特别敏感。对于其中常常使用低电阻率衬底(例如，＜0.1Ohm-cm)来增强有源器件性能的金属氧化物半导体(MOS)场效应晶体管(MOSFET)和横向扩散金属氧化物半导体(LDMOS)场效应晶体管(FET)而言情况尤其如此。对这样的低电阻率衬底的电磁(E-M)耦合可能使得难以或不可能在这样的器件的输入-输出(I/O)端子处提供期望的阻抗匹配，并且保持期望的功率输出和效率。此外，这样的E-M耦合可能引起衬底中的涡电流损失，这可能进一步降低器件和IC性能。这些问题在高外围器件和更高频率(例如，＞～1GHz)器件的情况下变得更加严重，因为固有器件阻抗随着增加的外围和增加的频率而下降，并且E-M损耗随着端子连接(例如，接合垫)的尺寸的增加而增加。

图1示出了场效应晶体管(FET)24(例如，MOSFET)的简化电气示意性框图10，场效应晶体管(FET)24的栅极14通过输入互连13被耦合到输入接合垫(IP-BP)12，并且其漏极16通过输出互连41被耦合到输出接合垫(OP-BP)35。在RF频率下，互连13和41能够用作传输线，并且因此也称为输入传输线(IP-TL)13和输出传输线(OP-TL)41。外部连接11(例如，丝焊或其它互连)在输入接合垫(IP-BP)12处看到输入阻抗Z′_in，并且外部连接19(例如，丝焊或其它互连)在输出接合垫(OP-BP)35处看到输出阻抗Z′_out。输入互连(例如，传输线(IP-TL))13将输入接合垫(IN-BP)12耦合到在栅极14处具有固有输入阻抗Z_in的MOSFET 24，并且输出互连(例如，传输线(OP-TL))41将在漏极16处具有固有输出阻抗Z_out的FET 24的漏极输出端16耦合到输出接合垫(OP-BP)35。图2示出了图1的框图10的简化等效电路图10′。电导G1、G2、电容C1、C2、电感L1和电阻R1表示IN-BP 12。电导G3、G4、电容C3、C4、电感L2和电阻R2表示IN-TL 13。用固有阻抗Z_in和Z_out及放大器A来表示晶体管24。电导G5、G6、电容C5、C6、电感L3和电阻R3表示OP-TL 41。电导G7、G8、电容C7、C8、电感L4和电阻R4表示OP-BP 35。