[发明专利]具有内核时钟同步的均步信号传输系统

权利要求书

1.一种集成电路存储器设备，包括：

时钟输入，用于从外部源接收第一时钟信号；

信号传输电路，用于响应于所述第一时钟信号的转变从所述集成电路存储器设备输出数据信号，其中所述第一时钟信号包括针对以所述数据信号传达的数据的每个位的相应转变；

时钟生成电路，用于响应于所述第一时钟信号的转变生成第二时钟信号，所述第二时钟信号在所述第一时钟信号的每N个周期循环一次，N为大于1的整数，所述时钟生成电路包括相位调节电路用于使所述第二时钟信号的相位能够相对于所述第一时钟信号的相位进行调节。

2.根据权利要求1所述的集成电路存储器设备，其中以所述数据信号传达的数据的每个位在相应位时间内在所述集成电路存储器设备的输出处有效，并且其中所述数据信号与所述第一定时信号之间的相位偏移被允许漂移至少所述位时间。

3.根据权利要求1所述的集成电路存储器设备，进一步包括：

存储阵列；以及

逻辑电路，用于访问所述存储阵列，所述逻辑电路由所述第二时钟信号进行钟控。

4.根据权利要求1所述的集成电路存储器设备，其中所述相位调节电路包括以下电路：其用于将所述第二时钟信号的相位移位所述第一时钟信号的选定数目的周期。

5.根据权利要求4所述的集成电路存储器设备，其中所述相位调节电路包括可编程寄存器，用于存储指定所述第一时钟信号的所述选定数目的周期的相位调节值。

6.根据权利要求5所述的集成电路存储器设备，其中所述时钟生成电路包括模计数器，用于生成对所述第一时钟信号的转变的计数，并且其中所述相位调节电路包括加法器电路，用于向所述计数添加所述相位调节值。

7.根据权利要求6所述的集成电路存储器设备，其中在已经向所述计数值添加了所述相位调节值之后，所述计数值的最高有效位输出作为所述第二时钟信号。

8.根据权利要求5所述的集成电路存储器设备，进一步包括到外部信号传输路径的接口，用于接收所述相位调节值。

9.一种存储器控制器，包括：

时钟发生器，用于生成具有以下频率的第一定时信号，所述频率是第二定时信号的频率的倍数；

相位调节电路，用于调节所述第一定时信号相对于所述第二定时信号的相位；以及

驱动器电路，用于向存储器设备输出所述第一定时信号，所述第一定时信号用于定时数据信号从所述存储器设备向所述存储器控制器的发射，其中所述第一时钟信号包括针对以所述数据信号传达的数据的每个位的相应转变。

10.根据权利要求9所述的存储器控制器，其中以所述数据信号传达的数据的每个位在相应的位时间内在所述存储器设备的输出处有效，并且其中所述数据信号与所述第一定时信号之间的相位偏移被允许漂移至少所述位时间。

11.根据权利要求9所述的存储器控制器，其中所述第一定时信号包括针对以从所述存储器设备向所述存储器控制器发射的所述数据信号传达的数据的每个位的相应转变。

12.根据权利要求9所述的存储器控制器，其中所述时钟生成电路附加地生成所述第二定时信号。

13.根据权利要求12所述的存储器控制器，其中所述相位调节电路包括以下电路：其用于通过选择性地移位所述第二定时信号的相位来调节所述第一定时信号相对于所述第二定时信号的相位。

14.根据权利要求9所述的存储器控制器，其中所述相位调节电路包括用于建立所述第一定时信号与所述第二定时信号之间的选定相位关系的电路，所述存储器控制器进一步包括校准电路，用于确定针对所述第一定时信号与所述第二定时信号之间的多个相位关系中的每个相位关系的数据返回延迟，以及用于选择所述多个相位关系中比所述多个相位关系中的其他相位关系产生更短的在存储器访问命令发布与对应读出数据返回之间的时间的一个相位关系作为所述选定的相位关系。