[发明专利]包括中点基准的随机存取存储器架构

说明书

技术领域

本发明一般涉及磁性随机存取存储器(MRAM)架构，尤其涉及在磁性隧道结(MTJ)参考位结构中设置位的电路。

背景技术

包括磁性隧道结(MTJ)单元的薄膜磁阻随机存取存储器(MRAM)能够以多种存储单元实施例制造。MTJ单元主要包括其间夹着绝缘层的一对磁性层。磁性层之一具有固定磁向量，而另一个磁性层具有当与该固定磁向量对准或相反时达到稳定的可变磁向量。当磁向量对准时，MTJ单元的电阻，即，电流在磁性层之间流动的电阻为最小值，即，Rmin，而当磁向量相反或未对准时，MTJ单元的电阻为最大值，即，Rmax。这种电阻值的变化可能具有百分之三十的数量级。因此，对于10K欧姆的低电阻值，高电阻值可以是大约13K欧姆。MRAM的感测放大器需要检测这种数值差异。由于电阻的额定值存在由加工引起的偏差，因此通过将一个位中的隧道结的电阻与附近中点基准(最大电导和最小电导的平均值)相比较来检测一个位的状态是有用的，该附近中点基准可以作为处在高阻状态下的参考位和处在低阻状态下的参考位的中点而形成。保持对称性以便平衡位线的寄生电阻和电容引起的加载和列多路复用也是重要的。

发明名称为“具有中点发生器基准的MRAM及其读取方法(MRAM with Midpoint Generator Reference and Method for Readout)”并转让给本发明的受让人的美国专利第6,445,612号提供了一种读取存储在MTJ单元中的数据的手段，其中包括中点发生器的参考列被放置成与数据列相邻。数据列和中点发生器的存储单元包括相似的磁阻存储元件(MTJ元件)。中点发生器的MTJ元件每一个被设置成Rmax和Rmin之一，并且连接在一起提供在其间的点上的净电阻。将差分读出电路与数据列和参考列耦合，以便差分比较数据电阻和参考电阻。中点发生器中的MTJ元件的配置划分施加于参考列的电压，以便每个MTJ元件与数据列上的MTJ元件相比具有施加于绝缘层两端的降低电压。由于MTJ元件易发生绝缘层的时间相关介质击穿(TDDB)，并且TDDB随施加电压急剧加速，所以这种施加于参考列上的MTJ元件的电压的降低对于给定可靠程度延长了可以偏置它们的时间量。在这种应用，以及使用MTJ元件近似表示中点基准的其它应用中，将偏压施加于中点基准的时间可以比施加于数据列上的MTJ元件的时间长许多倍，因为在许多或所有存储器存取期间都使用中点基准，而通常在所有存储器存取的小部分存储器存取期间偏置数据列上的每个MTJ。正因为如此，中点发生器中MTJ配置的使用提高了MRAM的总体可靠性。

大多数已知的感测放大器都具有对感测放大器的输入节点上的运动响应性非常高的输出端。这种响应性随着输入节点被充电到它们的稳态水平而在输出节点上引起摆动。在电压摆动期间，电容失衡可能支配着瞬态信号，导致差分信号和操作速度遭受损失。

发明名称为“具有至少两个不同电阻状态的存储器的感测放大器(Sense Amplifier for a Memory having at least Two Distinct Resistance States)”并转让给与本发明相同的受让人的美国专利第6,600,690号提供了存储位单元的快速和有效读取操作，其中偏置电路将电压施加于感测放大器，与位单元电流相比，感测放大器从差分信号随之发展的参考高位和参考低位中得出平均参考电流。在感测放大器内，小心分配电容负载有助于位信号和参考信号上的等电容加载，因此使差分信号最佳。纳入感测放大器中的有效预充电和均衡使寄生电容失衡的影响最小，进一步提高了操作速度。可以多个感测放大器共有的偏置电路必须包括与与感测放大器连接的参考位的中点电导密配的中点基准，以便向感测放大器提供使操作速度最大的电压。用在偏置电路中的中点基准与与感测放大器连接的参考位的中点电导之间的失配将引起预充电到非最佳水平，增大感测放大器的输出端上的共模运动，引起速度下降。因此，为了使操作速度最大，最好是能够在用在偏置电路中的中点基准中设置每个MTJ元件的状态。

当MRAM中的MTJ元件是“双态”MRAM元件，即意味着它们被设计成使用描述在美国专利第6,545,906号中的双态MARM切换方法切换时，不存在可靠的直接写入方法。为了在中点基准中设置MTJ元件的状态，像概括在美国专利第6,760,266号中的那种方法那样的自参考方法是必不可少的。因此，为了在中点基准中设置每个MTJ元件的状态，优选的是可以通过执行自参考写入序列的电路隔离和独立地偏置每个MTJ元件。