[发明专利]用于性能监视的关键路径电路

权利要求书

1.一种集成电路，具有用来监视在集成电路中的关键路径(例如，202)中的计时的监视器电路(例如，210、310)，关键路径具有目标计时裕度，所述监视器电路包括：

第一移位寄存器(例如，240、340)，具有输入和输出，第一移位寄存器包括将延迟值施加到接收的信号上的延迟电路(例如，244、344/346)；

第二移位寄存器(例如，230、330)，具有输入和输出，其中，第一和第二移位寄存器的输入连接在一起，以形成能够接收输入信号(例如，224、324)的信号输入节点；及

逻辑电路(例如，260、360)，具有输出和至少两个输入，每个输入连接到第一和第二移位寄存器的输出的对应一个，其中，逻辑电路的输出指示是否满足目标计时裕度。

2.根据权利要求1所述的集成电路，其中：

如果延迟值小于预定时间段加目标计时裕度，那么逻辑电路产生指示已经满足目标计时裕度的输出(例如，280、380)，并且

如果延迟值大于预定时间段加目标计时裕度，那么逻辑电路产生指示还未满足目标计时裕度的输出(例如，280、380)。

3.根据权利要求2所述的集成电路，其中，如果输入脉冲插入在信号输入节点处，那么：

(i)第一移位寄存器在其输出处产生第一脉冲；

(ii)第二移位寄存器在其输出处产生第二脉冲；及

(iii)只有第一脉冲与第二脉冲在时间方面分离比预定时间段加目标计时裕度大的时间量时，逻辑电路才产生指示还未满足目标计时裕度的输出。

4.根据权利要求1所述的集成电路，其中，逻辑电路是XOR逻辑门和NXOR逻辑门之一。

5.根据权利要求1所述的集成电路，还包括脉冲发生器(例如，220、320)，适于在连接到信号输入节点的输出处提供输入信号。

6.根据权利要求1所述的集成电路，其中，监视器电路：(i)大体独立于关键路径；并且(ii)布置得足够靠近在集成电路中待被监视的关键路径，从而还未满足目标计时裕度的指示表明在关键路径中存在计时问题。

7.根据权利要求1所述的集成电路，其中：

第一移位寄存器包括：

第一触发器(例如，242、342)，具有输出和连接到信号输入节点的输入；

延迟电路，连接到第一触发器的输出；及

第二触发器(例如，248、348)，具有连接到延迟电路的输入；以及

第二移位寄存器包括：

第三触发器(例如，232、332)，具有输出和连接到信号输入节点的输入；和

第四触发器(例如，234、334)，具有连接到第三触发器的输出的输入。

8.根据权利要求7所述的集成电路，其中，延迟电路包括：

粗略延迟元件(例如，344)，适于提供粗略延迟值；和

精密延迟探测器电路(例如，346)，适于基于粗略延迟值产生指示满足目标计时裕度的程度的输出信号。

9.根据权利要求8所述的集成电路，其中，精密延迟探测器电路包括：

延迟线，具有输入和串联连接的多个延迟线元件(例如，406₀-406₈)，每个延迟线元件具有输入和输出。

10.根据权利要求9所述的集成电路，其中，精密延迟探测器电路还包括：

多个触发器(例如，404₀-404₈)，一个或多个触发器具有输入和输出，每一个触发器的输入连接到对应延迟线元件的输入，其中：

多个触发器的输出指示满足目标计时裕度的程度。

11.根据权利要求10所述的集成电路，其中，精密延迟探测器电路还包括：

多个逻辑门(例如，402₀-402₇)，每个逻辑门具有至少两个输入，这两个输入分别连接到在沿延迟线串联的多个触发器中的对应相邻触发器对的输出，其中：

至少一个逻辑门的输出指示满足目标计时裕度的程度。