[发明专利]TFT阵列检查方法以及TFT阵列检查装置

说明书

技术领域

本发明涉及在液晶基板等的制造过程等中进行的TFT阵列检查工序，特别是涉及进行TFT阵列检查时的TFT阵列驱动。

背景技术

就液晶基板、有机电致发光(Electro Luminescence)基板等的形成有TFT阵列的半导体基板的制造过程而言，在制造过程中包括TFT阵列检查工序，在该TFT阵列检查工序中进行TFT阵列的缺陷检查。

TFT阵列例如被用作选择液晶表示装置的像素(像素电极)的开关元件。在具备TFT阵列的基板中，例如平行地配置作为扫描线而发挥功能的多根栅极线(gate line)，并且与栅极线垂直设置有记载为信号线的多根源极线(source 1ine)，在两线交叉部分的附近设置TFT(Thin film transistor：薄膜晶体管)，像素(像素电极)连接于该TFT。

液晶表示装置通过在设置有上述TFT阵列的基板与对置基板之间夹有液晶层而构成，在对置基板所具备的对置电极与像素电极之间形成像素电容。像素电极除上述像素电容外还连接有附加电容(Cs)。该附加电容(Cs)的一端与像素电极相连接，另一端与共用线(common line)或栅极线相连接。与共用线相连接的结构的TFT阵列被称为Cs on Com型(存储电容在共用线上的类型)TFT阵列，与栅极线相连接的结构的TFT阵列被称为Cs on Gate(存储电容在栅极线上的类型)型TFT阵列。

在该TFT阵列中，因为扫描线(栅极线)和信号线(源极线)的断线、扫描线(栅极线)与信号线(源极线)的短路、驱动像素(pixel)的TFT的特性不良所导致的像素缺陷等的缺陷检查例如通过如下方式而进行：对置电极接地，以规定间隔对栅极线的全部或者一部分施加例如-15V至+15V的直流电压，对源极线的全部或者一部分施加检查信号(例如专利文献1的现有技术)。

TFT阵列检查装置能够向TFT阵列输入检查用的驱动信号，通过检查此时的电压状态能够进行缺陷检测。另外，也可以通过观察液晶的显示状态来对TFT阵列进行缺陷检测。在通过观察液晶的显示状态来检查TFT阵列的情况下，除了以在TFT阵列基板与对置电极之间夹有液晶层的液晶显示装置的状态进行检查外，还可以将具备液晶层和对置电极的检查夹具安装于TFT阵列基板，由此以未成为液晶表示装置的半成品的状态来进行检查。

在TFT阵列的制造处理过程中有可能产生各种各样的缺陷。图19至图21是用于说明缺陷例的TFT阵列的等效电路。

图19是用于说明在构成TFT阵列的各元件部分中所产生的缺陷的图。在图19中的虚线所示的各位置中，像素12oe与源极线15e之间表示短路缺陷(S-Dshort)、像素12eo与栅极线14e之间表示短路缺陷(G-Dshort)，像素12eo与Cs线之间表示短路缺陷(D-Csshort)。

另外，除上述各像素中的缺陷外，还存在一种产生于相邻的像素之间的被称为相邻缺陷的缺陷。作为该相邻缺陷已知以下种类：横向相邻的像素之间的缺陷(称为横PP)、纵向相邻的像素之间的缺陷(称为纵PP)、相邻的源极线之间的短路(称为SSshort)以及相邻的栅极线之间的短路(称为GGshort)。

图20是用于说明横向的相邻缺陷的图。图20中的虚线分别表示横向相邻的像素12eo与12ee之间的短路缺陷(横PP)和横向相邻的源极线So与Se之间的短路缺陷(SSshort)。

图21是用于说明纵向的相邻缺陷的图。图21中的虚线分别表示纵向相邻的像素12oo与12eo之间的短路缺陷(纵PP1)、纵向相邻的像素12oe与12ee之间的短路缺陷(纵PP2)以及纵向相邻的栅极线Go与Ge之间的短路缺陷(GGshort)。

在使用了电子束的TFT阵列检查装置中，对像素(ITO电极)照射电子束，并对通过该电子束的照射而发出的二次电子进行检测，由此将施加到像素(ITO电极)的电压波形改变为二次电子波形，并通过信号进行图像化，由此对TFT阵列进行电性检测。

作为对图19所示的各像素所产生的缺陷进行检查的驱动模式例如存在一种图22所示的检查模式。此外，图22的(a)、(b)、(e)、(f)表示栅极信号，图22的(c)、(d)、(g)、(h)表示源极信号。