[发明专利]差动放大器及使用了该差动放大器的流水线AD变换器

说明书

技术领域

本发明涉及在流水线AD变换器等中使用的差动放大器。

背景技术

图8示出流水线AD变换器的框图。如图8所示，一般的流水线AD变换器10具备：级联连接的多个增益级11(级1～n)和编码器14。各增益级11输出将所输入的模拟信号进行数字变换得到的数字信号D1～Dn，并且对所输入的模拟信号加上或减去与该数字信号D1～Dn对应的模拟量，将其例如2倍得到的模拟信号输出到下级的增益级11中。编码器14将从各增益级11输出的数字信号D1～Dn逐位地移位相加，生成流水线AD变换器10的数字输出。

另外，在图8的下半部分示出增益级11的电路构成例。这里，代表性示出了级1的电路构成，其他的增益级11也是同样构成。各增益级11具备辅助A/D变换器12、辅助D/A变换器13及开关电容器电路，该开关电容器电路由开关组、采样电容Cs、Cf及放大器100A构成。在增益级11(级1)中，通过辅助AD变换器12对所输入的模拟输入Vin进行AD变换，输出数字值D1。另外，通过辅助DA变换器13将该数字值D1变换成模拟值。由开关电容器电路实现的放大部，从模拟输入Vin中减去由辅助DA变换器13输出的模拟值，并将结果放大增益倍(1.5bit级的理想值为2倍)。

在增益级11的放大部中，用图8中的时序图示出的相位φ1、φ2使得各自的开关接通。根据不同的相位φ1、φ2的时钟来控制开关，而得到下式(1)。

Vout=Cs+CfCf+Cs+Cf+CpA·Vin±CsCf+Cs+Cf+CpA·Vref---(1)]]>

这里，A表示放大器100A的DC增益，Vref表示参考电压。在1.5bit级方式中，将采样电容Cs、Cf的电容值设定成Cs＝Cf的关系，实现约2倍的增益。另外，Cp表示向放大器100A的输入端子附加的寄生电容。另外，虽然省略了图示，但在相位φ1时，放大器100A处于有源状态，一般而言，通过将差动输入端子短路而复位，以免前一相位的运算结果作为电荷残留于差动输入的电容中。同时也能复位输出端子。

为了实现流水线AD变换器的低消耗电力化及节省面积化，在专利文献1中公开了如下的双重采样技术：在按每个相位控制2通道的增益级，并行处理信号实现高速化的流水线AD变换器中，通过在2通道之间共用差动放大器来削减其个数，实现低消耗电力。

另外，在非专利文献1中公开了如下的放大器共用技术，在相邻的增益级中，利用互逆的相位使得差动放大器进行有源动作，在相邻的增益级之间以分时的方式共用差动放大器。

在如双重采样或放大器共用那样采用以分时的方式共用差动放大器的构成的情况下，由于在差动放大器的输入电容或寄生电容中前一相位的电荷作为历史残余进行保持，因此存在干扰下一相位的增益级动作中的电荷运算结果的问题。关于上述式(1)的传递函数，作为前一相位的运算结果蓄积到差动放大器的输入寄生电容Cp中的结果，得到了式(2)。