[发明专利]用于硅通孔的ESD/天线二极管

权利要求书

1.一种集成电路器件，包括：

半导体衬底；

TSV，穿过所述衬底并且具有与其横向邻近的禁止区；

晶体管，具有位于所述衬底中的扩散区、栅极导体以及将所述栅极导体与所述衬底隔开的栅极电介质，所述扩散区安置在所述禁止区外；

第一区域，其安置在所述衬底中且至少部分地位于所述禁止区内，所述第一区域掺杂为展现第一导电类型，位于邻近所述第一区域的至少第二区域中的所述衬底掺杂为展现与所述第一导电类型相反的第二导电类型；以及

M1层导体，其将所述TSV、所述第一区域以及由所述扩散区和所述栅极导体构成的组中的一者互连。

2.根据权利要求1所述的器件，其中所述M1层导体将所述TSV、所述第一区域和所述栅极导体互连。

3.根据权利要求1所述的器件，其中所述M1层导体将所述TSV、所述第一区域和所述扩散区互连。

4.根据权利要求1-3中任一项所述的器件，其中所述第一区域横向围绕所述TSV。

5.根据权利要求1-4中任一项所述的器件，其中所述第一导电类型为N而所述第二导电类型为P。

6.根据权利要求1-5中任一项所述的器件，其中所述第一区域完全安置在所述禁止区内。

7.一种集成电路器件，包括：

半导体衬底；

TSV，其穿过所述衬底；

晶体管，其具有位于所述衬底中的扩散区、栅极导体以及将所述栅极导体与所述衬底隔开的栅极电介质，所述扩散区完全安置在距所述TSV 0.5微米以外；

第一区域，其安置在所述衬底中并且至少部分地位于距所述TSV0.5微米内，所述第一区域掺杂为展现第一导电类型，位于邻近所述第一区域的至少第二区域中的衬底掺杂为展现与所述第一导电类型相反的第二导电类型；以及

M1层导体，其将所述TSV、所述第一区域以及由所述扩散区和所述栅极导体构成的组中的一者互连。

8.根据权利要求7所述的器件，其中所述M1层导体将所述TSV、所述第一区域和所述栅极导体互连。

9.根据权利要求7-8中任一项所述的器件，其中所述M1层导体将所述TSV、所述第一区域和所述扩散区互连。

10.根据权利要求7-9中任一项所述的器件，其中所述第一区域横向围绕所述TSV。

11.根据权利要求7-10中任一项所述的器件，其中所述第一导电类型为N而所述第二导电类型为P。

12.根据权利要求7-11中任一项所述的器件，其中所述第一区域完全安置在距所述TSV 0.5微米内。

13.一种集成电路器件，包括：

半导体衬底；

TSV，其穿过所述衬底；

晶体管，其具有扩散区、栅极导体以及将所述栅极导体与所述衬底隔开的栅极电介质，所述扩散区安置在所述衬底中；

第一区域，其安置在所述衬底中并且横向围绕所述TSV，所述第一区域掺杂为展现第一导电类型，位于邻近所述第一区域的至少第二区域中的所述衬底掺杂为展现与所述第一导电类型相反的第二导电类型；以及

M1层导体，其将所述TSV、所述第一区域以及由所述扩散区和所述栅极导体构成的组中的一者互连。

14.根据权利要求13所述的器件，其中所述M1层导体将所述TSV、所述第一区域和所述栅极导体互连。

15.根据权利要求13-14中任一项所述的器件，其中所述M1层导体将所述TSV、所述第一区域和所述扩散区互连。

16.根据权利要求13-15中任一项所述的器件，其中所述第一导电类型为N而所述第二导电类型为P。

17.根据权利要求13-16中任一项所述的器件，其中所述TSV具有相关联的禁止区，

并且其中所述第一区域完全安置在所述禁止区内。