[发明专利]用于硅通孔的ESD/天线二极管

说明书

技术领域

本发明涉及用于解决在存在硅通孔的情况下器件经历的ESD和天线效应的方法和结构。

背景技术

成品集成电路器件通常在硅晶片的主体中包括扩散区和注入区。位于硅本身上方的是栅极介电层(例如，氧化物)，并且在栅极介电层上方为其中图案化有晶体管栅极的栅极层。栅极层通常为多晶硅，但是在一些制造工艺中，其可为金属。在栅极层之上为数个金属互连层，各自由电介质与前一层隔开。在两个层彼此需要互连之处，形成穿过中间介电层的开口，并且以导电材料填充。可对此结构进行许多变化，但是所描述的结构较为常见。

若其互连两个金属互连层，则层间互连被称为“过孔”；若其将第一金属互连层连接到硅或栅极层，则层间互连被称为“接触”。为了论述的简单，本文中在“接触”和“过孔”之间不做区分，并且所述两个术语在本文中可交换使用。

位于晶片本身之上的第一金属互连层被称为“金属1”，或者简称为M1。在制造过程中，此层形成于底层(underlying)电介质之上，并且随后将其图案化以形成单独的导体。随后，在M1之上形成下一个介电层，并且视需要在此层中对过孔进行开口；接着，形成金属2(M2)层并且将其图案化。此过程通过M3、M4等继续直至到达最高金属层。

在制造集成电路的工艺期间，常常通过接触将M1导体连接到MOSFET的栅极多晶硅。在反应离子蚀刻工艺步骤期间，M1导体从等离子体中拾取电荷，并且可相对于衬底建立足够高的电压以击穿用于将栅极多晶硅与衬底隔开的薄电介质。此破坏性现象被称为“等离子体引发的栅极氧化物损坏”，或者更通俗地说，“天线效应”。在制造后，天线效应通常不是问题，因为此时每个M1导体具有至少一个与其相连接的驱动器。驱动器包括源极或漏极扩散或注入，该源极或漏极扩散或注入与其所在的较大硅主体形成二极管。无论是正向偏置还是反向偏置，在M1导体上的电压到达栅极电介质被击穿的量值之前，此二极管不是导电就是非破坏性击穿。

但是，因为导电路径常常以在不同的金属层之间跳转的方式布线，因此，常常，直到在晶片上形成更高的金属层，才完成晶体管栅极端子到驱动器的连接。因此，在制造过程中将存在M1导体被连接到栅极多晶硅而任何地方都不连接到驱动器的一段时间。在这些时段中，由于在其所连接的M1导体上累积的电荷，栅极电介质经受击穿风险。

存在与制造过程中发生的等离子体引发的栅极氧化物损坏(本文中称为“天线效应静电放电(ESD)损坏”)相关的来源。出现此问题是因为在制造过程中，一些M1导体通过接触连接到N沟道晶体管的漏极扩散或注入，由此为在导体上累积的电荷在栅极电介质耦合到栅极多晶硅时将其击穿提供另一路径。

上述两种现象均发生在制造过程中，并且其出现是因为导体从蚀刻等离子体或从其它来源拾取电荷。其不同于电荷引发的栅极电介质损坏的第三来源(本文中称为“外部ESD”)。外部ESD源自于暴露至外部静电放电源，例如人体接触。外部ESD通常出现在制造之后的成品器件处理过程中。通过在芯片上包括较大的ESD保护电路并将其连接到所有的I/O焊盘来解决外部ESD的问题。

已使用至少三种不同的解决方案来解决制造过程中的破坏性电荷累积的问题。在一种解决方案中，改变电路的布线，从而使仅M1的较小区段直接连接到栅极，并且通过更高层级的金属对网络的其余部分进行布线。于是，在制造工艺过程中，连接到栅极多晶硅的M1材料的长度极短，并且直到形成也形成与驱动器的最终连接的更高的金属层才变长。因为当导体的长度较小时导体从蚀刻等离子体拾取有害电荷的能力被大大减弱，所以通过此技术可将天线效应栅极电介质损坏的风险降至最低。另一方面，此解决方案对布线软件施加较重的负担。

第二解决方案与第一解决方案的类似之处在于将晶体管栅极直接连接到最高金属层。其不同之处在于，还在每个栅极附近提供另一过孔以向下连接到可进行更标准的布线的M1。类似于第一解决方案，连接到栅极的M1中的导体长度极短，直到涂覆最高金属层，其为形成与驱动器的最终连接相同的步骤。但是，对布线软件的影响被最小化，因为在缺失M1的天线考虑中将出现的每个互连的几乎整个长度保持在M1内。另一方面，每个栅极两个过孔的要求不理想地占用宝贵的芯片面积。