[发明专利]半导体芯片封装及方形扁平无引脚封装

说明书

技术领域

本发明有关于半导体芯片封装及方形扁平无引脚封装。

背景技术

低引脚数芯片封装(low-pin-count chip package)因其是低价格方案而流行，且因为低引脚数芯片封装的成本低于细微间距球栅阵列封装(Thin and Fine pitchBall Grid Array，TFBGA)而广泛应用于本产业。

随着半导体技术的加快改进，操作速度及相应设计复杂度不断提高。为响应改进的半导体技术的需要，需要高效的半导体封装技术，例如高密度封装(high-density packaging)。方形扁平无引脚(Quad Flat Non-lead，以下简称为QFN)封装是一种流行的低引脚数高密度封装类型。因为QFN封装具有相对较短的信号导线(signal trace)及较快信号传输速度，QFN封装已成为低引脚数芯片封装的主流且适合于高频芯片封装。

图1为根据现有技术的QFN封装100的剖面图(cross-sectional view)。图2为图1所示的QFN封装100的底视图(bottom view)。如图1和图2所示，QFN封装100包括附着(attached)于裸芯片焊盘(die pad)150的芯片(chip)110；多个内连接焊盘(inner connection pads)160’，被配置于裸芯片焊盘150的外围周围，和多个外连接焊盘(outer connection pads)160”，被配置于内连接焊盘160’的周围。在芯片110的活性表面(active surface)设置多个键合焊盘(bonding pads)112且键合焊盘112通过金丝114电连接至相应的内连接焊盘160’和外连接焊盘160”。

封装体(package body)120囊封(encapsulate)芯片110、金丝114、裸芯片焊盘150的上部分、以及内连接焊盘160’和外连接焊盘160”的每一个的上部分160a，这样，内连接焊盘160’和外连接焊盘160”的每一个的下部分160b从封装体120的底部向外延伸。从图2更易看出，一般的，当从QFN封装100的底部观察时，内连接焊盘160’和外连接焊盘160”具有圆形形状。

上述QFN封装100的不利点(drawback)之一为：当内连接焊盘160’和外连接焊盘160”的间距变更窄时，难以避免(inevitable)使用具有更细微的导线宽度的印刷电路板(Printed Circuit Board，以下简称为PCB)。因此，成本增加。

图3显示用于图1所示的QFN封装100的PCB的部分布线设计(tracelayout)的示意图。例如，当使用的设计规则包括0.5mm的间距(pitch，P)，及0.27mm的圆形焊盘直径(circle pad diameter，C)时，需要使用具有细微的导线宽度(width，W)为3mil的PCB。通常具有3mil导线宽度的PCB的成本比具有4mil导线宽度的PCB的成本高出约5％-10％。为降低成本，业界希望使用具有较大导线宽度的PCB。

发明内容

有鉴于此，本发明特提供半导体芯片封装及方形扁平无引脚封装。

在本发明的一个实施方式中，提供一种半导体芯片封装，包括芯片、多个内连接焊盘、多个外连接焊盘、多个键合焊盘以及封装体。内连接焊盘，被配置于芯片的外围周围；外连接焊盘，被配置于内连接焊盘和半导体芯片封装的外围之间，其中，当从半导体芯片封装的底部观察时，外连接焊盘其中之一具有椭圆形形状；键合焊盘，被设置于芯片的活性表面之上，且键合焊盘通过多个键合线电连接至相应的内连接焊盘和外连接焊盘；封装体，用以囊封芯片、内连接焊盘和外连接焊盘的每一个的上部分及键合线，这样，内连接焊盘和外连接焊盘的每一个的下部分从封装体的底部向外延伸。

在本发明的另一个实施方式中，提供一种方形扁平无引脚封装，包括芯片、多个第一和第二连接焊盘、多个键合焊盘以及封装体。第一和第二连接焊盘，被排列为矩阵，且被配置于芯片周围，其中，当从方形扁平无引脚封装的底部观察时，第一和第二连接焊盘具有不同底面形状；键合焊盘，被设置于芯片的活性表面之上，且键合焊盘通过键合线电连接至相应的第一和第二连接焊盘；封装体，用以囊封芯片、第一和第二连接焊盘的每一个的上部分及键合线，这样，第一和第二连接焊盘的每一个的下部分从封装体的底部向外延伸。