[发明专利]数据传输方法与数据传输结构

说明书

技术领域

本发明涉及一种数据传输方法与数据传输结构，特别是涉及可用于源极驱动电路的数据传输方法与数据传输结构。

背景技术

随着电子显示技术的不断发展，各种薄型化的面板显示器已成为生活中主要的多媒体影像载体，例如薄膜晶体管液晶显示器(thinfilm transistor liquid crystal display，TFT-LCD)与有源矩阵有机发光二极管(active matrix organic light emitting diode，AMOLED)式显示器逐渐成为当前家庭、公司或各种应用场合常见的电子显示装置。

为了使显示装置能够准确且实时播放影像信息，显示装置中的驱动电路至关重要。驱动电路用以将每一扫描线预先读入对应各扫描线的暂存缓冲器中，随即根据扫描时脉信号将各扫描线的信息依序加载各自的像素负载当中，从而产生稳定的显示效果。

一般来说，显示装置的源极驱动电路大多需要具有数位抓取数据结构，用以抓取以序列(serial)方式进入的图像数据并加以适当地展开至平行(parallel)排列的缓存器(register)或锁存器(latch)中。在实际应用中，数位抓取数据结构应具备两大要件，其一是数据传输的速度(或以时脉周期表示)，另外则是单笔数据传输的位数(或以频宽表示)。

数据传输的速度愈快，代表着数据在传输的过程中，一定的时间内所传输的数据愈多。当单笔数据传输的位愈多时，则相对的在一定时间内可以一次传输大量的数据。

请参阅图1，图1示出了现有技术的数位抓取数据结构1的示意图。数位抓取数据结构1可用于源极驱动电路中，用以对应显示装置中不同扫描线的信息需求。

如图1所示，数位抓取数据结构1同时包含了多个数据频道10，每个数据频道10分别对应显示装置的至少一条扫描线。在此例中，数位抓取数据结构1符合现有技术中源极驱动电路经常采用的双重门(double gate)电路结构，即利用单一数据频道10以分时多工方式一次对应到两条扫描线。

如图1所示，现有技术中的数位抓取数据结构1采用管线数据结构(pipeline)的处理方式。当数据模块2中的第一数据与第二数据欲经过数位抓取数据结构1传送时，会先将第一数据储存于第一锁存器12，第二数据储存于第二锁存器13。接着，数位抓取数据结构1将第一层的第一数据以及第二数据一并传送至第二层的第三锁存器14以及第四锁存器15中暂存。此时，数据模块2则可以将后续的数据分别写入至第一锁存器12以及第二锁存器13。

同时，第三锁存器14的第一数据以及第四锁存器15的第二数据，则利用多工器16以分时的方式依序输出至对应数据频道10的不同扫描线。由此，数位抓取数据结构1中的单一数据频道10即可以分时多工方式一次对应到两条扫描线。

如此一来，第一锁存器12与第三锁存器14形成一组信号暂存信道，而第二锁存器13与第四锁存器15形成另一组信号暂存信道，通过多工器16进行分时选择输出其中一组信号暂存信道的信号。

特别地，在现有技术中均是通过总线17进行数据的传递，因此，总线17所包含的信号线则会依照传输的位数有所不同。在此例中，以一笔输入数据的频宽为6位(bit)为例，则任两个元件之间的一组总线17就必须具有6条的信号线。

因此在印刷电路板上，数位抓取数据结构1的数据频道10中具有平行排列的两组信号暂存信道(第一锁存器12与第三锁存器14、第二锁存器13与第四锁存器15)，于是数据模块2连接至第一层的第一锁存器12与第二锁存器13之间一共需要有12条(6×2)信号线。同理，在第一层的第一锁存器12与第二锁存器13连接到第二层的第三锁存器14以及第四锁存器15也需要有12条信号线。然而随着现今电子装置薄型化的发展以及集成电路高阶工艺的进步，集成电路上不同电子元件之间的布线空间已大幅缩短，在有限的空间内同时设置大量平行的信号线可能带来过大的信号噪声干扰或是不稳定的问题。

此外，当数位抓取数据结构1需要以单一数据频道10对应到更多扫描线(如三条扫描线以上)时，则层与层之间需要的信号线总数就会倍数增加。此时，将会占据过多的布线面积，这将造成芯片面积增加，成本上升。此外，现有技术中的结构须包含有多工器16进行分时多工的动作，这也会使得芯片面积的增加，以及成本的上升。

本发明提出一种用于源极驱动电路的数据传输结构以及数据传输方法，其可在有限的布线空间(channel pitch)中稳定运作，以解决上述问题。

发明内容