[发明专利]移位寄存器电路

权利要求书

1.一种移位寄存器电路，用以提供多个栅极信号至多条栅极线，该移位 寄存器电路包含多级移位寄存器，该多级移位寄存器的第N级移位寄存器包 含：

上拉单元，电连接于该多条栅极线的第N栅极线，用来根据第一控制信 号与高电源电压以上拉该多个栅极信号的第N栅极信号；

上拉控制单元，电连接于该上拉单元，用来根据驱动控制电压与第一时 钟以产生该第一控制信号；

输入单元，电连接于该上拉控制单元与该多级移位寄存器的第(N-1)级移 位寄存器，用来根据输入控制信号将该多个栅极信号的第(N-1)栅极信号输入 为该驱动控制电压；

储能单元，电连接于该上拉控制单元与该输入单元，用来根据该第(N-1) 栅极信号执行充电程序或放电程序；

第一下拉单元，电连接于该第N栅极线与该上拉单元，用来根据第二控 制信号以下拉该第N栅极信号；

下拉控制单元，电连接于该输入单元与该第一下拉单元，用来根据该驱 动控制电压与该高电源电压以产生该第二控制信号；以及

第二下拉单元，电连接于该下拉控制单元与该上拉控制单元，用来根据 该第二控制信号以下拉该第一控制信号。

2.根据权利要求1所述的移位寄存器电路，还包含：

输入控制单元，电连接于该输入单元，用来根据该高电源电压将反相于 该第一时钟的第二时钟输入为该输入控制信号。

3.根据权利要求2所述的移位寄存器电路，其中：

该输入单元包含第一晶体管，该第一晶体管包含：

第一端，电连接于该第(N-1)级移位寄存器以接收该第(N-1)栅极信号；

栅极端，用来接收该输入控制信号；以及

第二端，电连接于该上拉控制单元、该下拉控制单元与该储能单元； 以及

该输入控制单元包含第二晶体管，该第二晶体管包含：

第一端，用来接收该第二时钟；

栅极端，用来接收该高电源电压；以及

第二端，电连接于该第一晶体管的栅极端，用来提供该输入控制信号， 该上拉单元包含晶体管，该晶体管包含：

第一端，用来接收该高电源电压；

栅极端，电连接于该上拉控制单元以接收该第一控制信号；以及

第二端，电连接于该第N栅极线与该第一下拉单元，

该第一下拉单元包含晶体管，该晶体管包含：

第一端，电连接于该第N栅极线与该上拉单元；

栅极端，电连接于该下拉控制单元以接收该第二控制信号；以及

第二端，用来接收低电源电压。

4.根据权利要求1所述的移位寄存器电路，其中：

该第二下拉单元包含第一晶体管，该第一晶体管包含：

第一端，电连接于该上拉控制单元与该上拉单元；

栅极端，电连接于该下拉控制单元以接收该第二控制信号；以及

第二端，用来接收低电源电压；

该上拉控制单元包含：

第二晶体管，包含第一端、第二端、与栅极端，其中该第一端用来接 收该第一时钟，该栅极端电连接于该输入单元以接收该驱动控制电压；以及

第三晶体管，包含第一端、第二端、与栅极端，其中该第一端电连接 于该第二晶体管的栅极端，该栅极端电连接于该第二晶体管的第二端，该第 二端电连接于该上拉单元与该第一晶体管的第一端；以及

该储能单元包含电容，该电容电连接于该第二晶体管的栅极端与第二端 之间。

5.根据权利要求4所述的移位寄存器电路，其中该第三晶体管为非晶硅 薄膜晶体管，该非晶硅薄膜晶体管的宽长比大于该第一晶体管的宽长比。