[发明专利]半导体芯片堆迭及其制作方法

权利要求书

1.一种半导体芯片堆迭，包含有：

一第一芯片，具有一第一电路，以一第一积集密度设置于该第一芯片内；以及

一第二芯片，具有一第二电路，以一第二积集密度设置于该第二芯片内，且该第二积集密度小于该第一积集密度；其中

该第一芯片还包含至少一第一直通硅穿孔结构，连接该第一芯片与该第二芯片。

2.如权利要求1所述的半导体芯片堆迭，其中该第二芯片还包含至少一第二直通硅穿孔。

3.如权利要求1所述的半导体芯片堆迭，其中该第一电路包含一存储器的核心阵列。

4.如权利要求3所述的半导体芯片堆迭，其中该第二电路还包含该存储器的逻辑电路、静电放电保护元件与输入/输出垫。

5.如权利要求1所述的半导体芯片堆迭，其中该第一电路至少包含一第一存储器的核心阵列与一第二存储器的核心阵列。

6.如权利要求5所述的半导体芯片堆迭，其中该第二电路还包含该第一存储器的逻辑电路、静电放电保护元件与输入/输出垫与该第二存储器的逻辑电路、静电放电保护元件与输入/输出垫。

7.如权利要求1所述的半导体芯片堆迭，还包含至少一第三芯片，包含一第三电路，以一第三积集密度设置于该第三芯片。

8.如权利要求7所述的半导体芯片堆迭，其中该第三积集密度大于该第二积集密度。

9.如权利要求7所述的半导体芯片堆迭，其中该第三芯片还包含至少一第三直通硅穿孔。

10.如权利要求7所述的半导体芯片堆迭，其中该第一电路与该第三电路分别包含一第一存储器的核心阵列与一第三存储器的核心阵列，且该第一存储器与该第二存储器为不同的存储器。

11.如权利要求10所述的半导体芯片堆迭，其中该第二电路还包含该第一存储器的逻辑电路、静电放电保护元件与输入/输出垫与该第三存储器的逻辑电路、静电放电保护元件与输入/输出垫。

12.如权利要求7所述的半导体芯片堆迭，其中该第一电路与该第三电路是相同的存储器的核心阵列。

13.如权利要求12所述的半导体芯片堆迭，其中该第二电路还包含该存储器的逻辑电路、静电放电保护元件与输入/输出垫。

14.一种半导体芯片堆迭的制作方法，包含有：

提供一种功能元件的电路布局，其中该电路布局还包含一第一元件布局与一第二元件布局，且该第一元件布局的积集密度大于该第二元件布局的积集密度；

于一第一晶圆上定义多个第一芯片区域，且于各该第一芯片区域中分别形成该第一元件布局；

于一第二晶圆上定义多个第二芯片区域，且于各该第二芯片区域中分别形成对应各该第一元件布局的该第二元件布局；

在该第一晶圆内形成多个第一直通硅穿孔结构，以连接相对应的各该第一芯片布局与各该第二芯片布局；以及

分别切割该第一晶圆与该第二晶圆得到多个第一芯片与多个第二芯片。

15.如权利要求14所述的制作方法，还包含一于该第二芯片区域内分别形成多个第二直通硅穿孔的步骤。

16.如权利要求14所述的制作方法，其中该第一元件布局包含一存储器的核心阵列。

17.如权利要求16所述的制作方法，其中该第二元件布局还包含该存储器的一逻辑电路、静电放电保护元件与输入/输出垫。

18.如权利要求14所述的制作方法，其中该第一元件布局至少包含一第一存储器的核心阵列与一第二存储器的核心阵列。

19.如权利要求18所述的制作方法，其中该第二元件布局还包含该第一存储器的逻辑电路、静电放电保护元件与输入/输出垫与该第二存储器的逻辑电路、静电放电保护元件与输入/输出垫。

20.如权利要求14所述的制作方法，还包含：

提供一第三晶圆，且该第三晶圆上定义有多个第三芯片区域；

在这些第三芯片区域上分别形成一第三元件布局，且该第三元件布局的积集密度大于该第二元件布局的积集密度；以及

切割该第三晶圆，形成多个第三芯片。