[发明专利]半导体芯片堆迭及其制作方法

说明书

技术领域

本发明涉及一种半导体芯片堆迭(stack)及其制作方法，特别是一种具有直通硅穿孔(through silicon via，以下简称为TSV)的半导体芯片堆迭及其制作方法。

背景技术

集成电路(integrated circuit，以下简称为IC)产品，是通过由半导体制程生产的芯片(chip)建构。制造芯片的过程，由一晶圆(wafer)开始：首先，在一片晶圆上定义出多个区域，并在每个区域上，通过各种半导体制程如沉积、微影、蚀刻或平坦化步骤，形成所需的各种半导体元件(semiconductordevice)，并建构电路路线。接着，再对晶圆上的各个区域进行切割而成各个芯片。经由上述半导体制程所获得的芯片再加以封装成芯片封装(package)，最后再将芯片电性连接至一电路板，如一印刷电路板(printedcircuit board，PCB)，使芯片与印刷电路板的引脚(pin)电性连结后，便可执行各种程序化的处理。

在IC产品追求轻薄短小的过程中，除了不断挑战制程微缩极限之外，在半导体封装技术上，更是一再推陈出新地开发出不同的封装技术，如覆晶(flip-chip)封装、多芯片(multi-chip package，MCP)封装、封装堆迭(packageon package，PoP)、封装内藏封装(package in package，PiP)等，都是通过芯片或封装体在三维方向上彼此堆迭的方式，增加单位体积内半导体元件的积集度。近年来更是开发出一种直通硅穿孔(TSV)技术，促进封装体中各芯片彼此之间的内部连接，将堆迭效率更进一步地提升。

请参阅图1至图2，图1至图2为一已知IC产品的制作示意图，且图1图左为一晶圆的示意图；图1图右则为晶圆中单一区域的放大示意图。如图1图左所示，IC产品是由提供一晶圆100开始，晶圆100上定义出多个区域102，接下来对晶圆100进行各种半导体制程，而于各区域102中形成半导体元件，并于切割制程后分别成为具有单一功能的芯片。如图1图右所示，当单一区域102预定成为一动态随机存取存储器(dynamic randomaccess memory，以下简称为DRAM)芯片时，在半导体制程中会在各区域102的中央制作具有高积集密度的存储器核心阵列(memory core array)子区域104；而在各区域102的周围区域制作具有低积集密度的周边电路子区域或输出/输入垫子区域106等。也就是说，单一区域102内将同时具有高低不同的积集密度。同理，当不同的晶圆100中的区域102预定成为具有单一功能的芯片，如模拟(analog)芯片、快闪存储器(flash)芯片或中央处理(CPU)芯片时，区域102为因应不同元件与电路配置的要求，每单一区域102内都具有高低积集密度不同的子区域。

接下来，利用切割制程分离各区域102而获得芯片后，已知技术是将具有不同功能的各芯片堆迭在一起封装，建构成一三维的半导体芯片封装体110。如图2所示，已知的封装体110可包含一载板112，载板112上则由下而上依序堆迭一CPU芯片114a、一DRAM芯片114b、一快闪存储器芯片114c与一模拟芯片114d，而此一封装体110中各芯片的主动表面通过TSV技术所形成的直通硅穿孔116电性连接。

如前所述，虽然利用TSV技术可提升堆迭效率，但由于各芯片具有完整的单一功能，且每一芯片中包含的不同积集密度的元件区域在制作时是经历相同的制程而获得。举例来说，为了符合高积集密度元件的制程要求，同一功能元件芯片中不论元件密度高低，皆须进行较高阶的半导体制程，确保高积集密度元件的制作良率。但实际上不同积集密度的要求多半亦伴随着高低阶不同的制程要求，因此常在晶圆100进行半导体制程时即已造成资源及成本的浪费。因此，仍需要一种可确实提升制程效率及降低营运成本的半导体芯片堆迭及其制作方法。

发明内容

因此，本发明的一目的在于提供一种可提升制程效率、降低营运成本的半导体芯片堆迭及其制作方法。

根据本发明的一个方面，提供一种半导体芯片堆迭，包含有一第一芯片与一第二芯片。该第一芯片具有一第一电路，以一第一积集密度设置于该第一芯片内；而该第二芯片则具有一第二电路，以一第二积集密度设置于该第二芯片内，且该第二积集密度小于该第一积集密度。此外，该第一芯片还包含至少一第一直通硅穿孔结构(TSV)，连接该第一芯片与该第二芯片。