[发明专利]预报集成电路静电放电失效的测试电路及预测方法

权利要求书

1.一种预报集成电路静电放电失效的测试电路，其特征在于：它包括：箝位二极管 (7)，升压电容(10)、开关电路(11)、应力及延迟控制器电路(12)、应力控制器电路(13)、 比较器(14)和四个二极管，分别是第一个二极管(3)、第二个二极管(4)、第三个二极 管(5)、第四个二极管(6)，以及两个失效测试电容，分别是第一个失效测试电容(8)、 第二个失效测试电容(9)，这些元件均设置在集成电路的端口周围；该四个二极管中的第 三个二极管(5)、第四个二极管(6)与开关电路(11)以及升压电容(10)连接，构成升 压电路；该应力及延迟控制器电路(12)与两个失效测试电容中的第二个失效测试电容(9)、 四个二极管中的第二个二极管(4)连接，用于检测静电放电应力和产生控制信号，并将信 号传输给应力控制器电路(13)；该比较器(14)与两个失效测试电容(8，9)和箝位二极 管(7)连接，箝位二极管(7)对两个失效测试电容(8，9)上的电压进行箝位，当在两 个失效测试电容(8，9)失效时，比较器(14)输出失效报警信号。

2.根据权利要求1所述的测试电路，其特征在于：两个失效测试电容(8，9)采用 MOS结构，并与集成电路(2)采用同一工艺制造，以完全反应集成电路(2)的状态。

3.根据权利要求1所述的测试电路，其特征在于：四个二极管中的第一个二极管(3) 和第二个二极管(4)构成静电放电耦合电路，将集成电路(2)端口上静电放电保护电路 (1)未完全泻放的静电放电应力耦合到失效测试电容(8，9)上，在电源掉电时，其静电 放电耦合电路仍然可以工作，并且可以耦合正、负静电放电应力。

4.根据权利要求1所述的测试电路，其特征在于：应力控制器电路(13)收到应力及 延迟控制器电路(12)的控制信号后，开启升压电路，产生应力电压并加载在两个失效测 试电容(8，9)上，促使其加速退化。

5.一种预报集成电路静电放电失效的方法，包括如下步骤：

(1)根据集成电路采用的工艺确定最小单元电容的面积，获得集成电路的栅氧面积并 根据工艺中栅氧的厚度确定栅氧经时击穿的失效模型；

(2)根据确定的失效模型以及寿命分布函数，利用外推法确定集成电路的特征寿命， 并通过实验获得电加速因子γ，氧化层加速因子α，威布尔分布的尺度参数t_1/N、威布尔分 布的位置参数t_p，以及威布尔分布的形状参数β，依据这些参数，获得集成电路的特征寿 命曲线；

(3)根据集成电路的功能及要求确定报警距离，利用步骤(2)获得的参数得到失效 测试电容的寿命曲线；

(4)利用如下公式获得最小单元电容个数N以及失效测试电容栅氧上的电应力V_stress：

talarm=t1/N(ln(NN-1))-1/β]]>

talarm=tmain(-BNAln(1-0.1%))1/βexp(-γ(Vstress-VDD))]]>

其中t_alarm是失效测试电容的寿命，t_1/N是N个最小单元电容构成的失效测试电容的特征 寿命，A是最小单元电容的面积，B是集成电路端口上器件的栅氧总面积，V_DD是集成电路 栅氧上的电应力，β是威布尔分布的形状参数，t_main是集成电路的特征寿命；

(5)根据获得的电容个数N和失效测试电容栅氧上的电应力V_stress进行ESD失效测试 电路的版图设计；

(6)将测试电路版图集成于集成电路版图中，在集成电路工作期间，测试电路中的失 效测试电容在V_stress的作用下处于加速退化状态，当失效测试电容失效时，测试电路发出告 警信号。