[发明专利]分栅型非易失性存储器及其制造方法

说明书

技术领域

本发明涉及半导体制作技术领域，具体涉及一种分栅型非易失性存储器 的制造方法。

背景技术

非易失性存储器(Non-volatile Memory，NVM)是一种具有MOS晶体管 结构的存储单元，因具有可多次进行数据的存入，读取，抹除等特性，且存 入的数据在断电之后也不会消失，因此被广泛应用于个人计算机和电子设备。 然而，随着半导体组件朝小型化逐渐发展，存储器的尺寸也随着线宽减少而 缩小，连带使得非挥发性存储器中的源极对浮置栅极的耦合率大幅降低。

通常，非易失性存储器一般包括源区、漏区、沟道区、控制栅和浮栅。 浮栅结构是非易失性存储单元的MOS晶体管与普通MOS晶体管最主要的区 别，其在这种存储单元结构中起到存储电荷的作用，使得存储单元在断电的 情况下依然能够保持所存储的信息，从而使得这种存储器有非易失性的特点。 目前，非易失性存储器的浮栅结构包括叠栅或分栅结构，参考附图1所示， 为现有的一种分栅结构的非易失性存储器的结构示意图，所述的非易失性存 储器包括：半导体衬底10；位于半导体衬底10上的两个分离的结构单元，所 述结构单元包括依次位于半导体衬底上的耦合介质层11、浮栅12、隔离介质 层13和支撑介质层14，其中所述的浮栅外侧面为尖角形状；位于两个分离的 结构单元之间的半导体衬底10内的源极17；位于两个分离的耦合介质层11、 浮栅12、隔离介质层13内侧壁的第一侧壁层15；填充两个分离的结构单元 之间的间隙的耦合传导层16；位于两个分离的结构单元外侧壁和所述结构单 元外侧半导体衬底上，呈L型的隧道介质层18；位于L型的隧道介质层外侧 的控制栅极19；位于控制栅极外侧半导体衬底内的漏极20。

随着非易失性存储器尺寸的变小，浮栅的尺寸也随之缩小，在其它条件 不变的情况下，源极对浮栅的电荷的耦合面积降低，从而影响非易失性存储 单元编程能力，导致非易失性存储单元性能下降。

发明内容

本发明要解决的技术问题在于，提供一种分栅型非易失性存储器的制造 方法，以提高非易失性存储器源极与浮栅结构之间的耦合面积，从而提高器 件的编程能力。

本发明提供一种分栅型非易失性存储器的制作方法，包括：

提供半导体衬底，在所述的半导体衬底上依次形成耦合介质层，第一传 导层以及刻蚀阻挡层；

在所述的刻蚀阻挡层上形成开口，在所述的开口内沉积隔离介质层以及 位于隔离介质层上的第一耦合传导层，隔离介质层和第一耦合传导层的厚度 之和小于开口高度；

在所述开口的侧壁形成支撑介质层；

以所述刻蚀阻挡层和支撑介质层为掩膜，刻蚀第一耦合传导层，隔离介 质层，第一传导层以及耦合介质层至暴露除半导体衬底，形成两个分离的包 括支撑介质层、第一耦合传导层，隔离介质层，第一传导层和耦合介质层的 结构单元；

以所述刻蚀阻挡层和支撑介质层为掩膜，在半导体衬底内进行第一离子 注入，形成源极；

在两个分离的耦合介质层、第一传导层、隔离介质层以及部分第一耦合 传导层的内侧壁形成第一侧壁层；

在两个分离的结构单元之间的间隙中填充第二耦合传导层，第二耦合传 导层与第一耦合传导层电接触；

在所述的第二耦合传导层以及支撑介质层的表面形成保护层；

去除刻蚀阻挡层；

以所述保护层为掩膜，去除其它位置的第一传导层以及耦合介质层，至 暴露出半导体衬底，刻蚀后保留的第一传导层作为半导体器件的浮栅，去除 所述保护层；

在两个分离的结构单元外侧壁以及结构单元外侧的半导体衬底上形成呈 L型的隧道介质层；

在所述隧道介质层的外侧形成控制栅极；

在控制栅外侧的半导体衬底内进行离子注入，形成漏极。

与现有技术相比，本发明所述的分栅型非易失性存储器的制作方法通过 增加的第一耦合传导层来增加源极与浮栅的交叠面积，可以提高源极与浮栅 的电荷耦合作用，从而提高该存储器单元的编程能力。

附图说明

通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及 其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同 的部分。并未刻意按比例绘制附图，重点在于示出本发明的主旨。在附图中， 为清楚明了，放大了层和区域的厚度。