[发明专利]利用选择性外延提升SONOS闪存器件可靠性的方法有效
申请号: | 201010027215.4 | 申请日: | 2010-01-05 |
公开(公告)号: | CN102117779A | 公开(公告)日: | 2011-07-06 |
发明(设计)人: | 杨欣;孙勤 | 申请(专利权)人: | 上海华虹NEC电子有限公司 |
主分类号: | H01L21/8247 | 分类号: | H01L21/8247;H01L21/205 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 王函 |
地址: | 201206 上*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 利用 选择性 外延 提升 sonos 闪存 器件 可靠性 方法 | ||
1.一种利用选择性外延提升SONOS闪存器件可靠性的方法,其特征在于,包括如下步骤:
第一步,采用选择性外延工艺在硅衬底上生长外延掺杂层;
第二步,在外延掺杂层上生长隧穿氧化层;
第三步,在隧穿氧化层上生长氮氧化硅陷阱层,并同时用N2O对其进行原位掺杂,形成氮氧化硅混合物,作为存储电荷的介质;
第四步,在氮氧化硅陷阱层上生长高温热氧化层。
2.根据权利要求1所述的利用选择性外延提升SONOS闪存器件可靠性的方法,其特征在于:第一步具体包括如下步骤:(1)在硅衬底上淀积氧化硅掩模层;(2)定义沟道区的光刻与刻蚀;(3)采用选择性外延工艺生长外延掺杂层;(4)氧化硅掩模层去除。
3.根据权利要求2所述的利用选择性外延提升SONOS闪存器件可靠性的方法,其特征在于:步骤(1)中,采用热氧化工艺或者化学气相淀积工艺,所述氧化硅掩模层的厚度范围为10~2000埃。
4.根据权利要求1或2所述的利用选择性外延提升SONOS闪存器件可靠性的方法,其特征在于:第一步中,所述选择性外延工艺为掺杂外延生长,掺杂气体及掺杂浓度根据器件需要选择;该选择性外延工艺采用含有氯原子的硅源反应前驱气体;该外延生长的温度范围为700℃-1000℃,压力范围为10-150torr。
5.根据权利要求4所述的利用选择性外延提升SONOS闪存器件可靠性的方法,其特征在于:所述含有氯原子的硅源反应前驱气体是SiCl4,SiHCl3或SiH2Cl2;所述掺杂气体及掺杂浓度为50ppmPH3,100ppmAsH3或20ppmBH3。
6.根据权利要求1所述的利用选择性外延提升SONOS闪存器件可靠性的方法,其特征在于:第二步采用高温低压热氧化工艺,其温度为650℃~900℃,压力为1mtorr~760torr,时间为1秒~100分钟,氧气流量为50sccm~10slm。
7.根据权利要求1所述的利用选择性外延提升SONOS闪存器件可靠性的方法,其特征在于:第三步采用低压化学气相淀积工艺生长氮氧化硅陷阱层,其温度为650℃~900℃,压力为1mtorr~760torr,时间为1秒~100分钟,氧气流量为1sccm~10slm,氨气流量为1sccm~10slm,N20流量为1sccm~10slm。
8.根据权利要求1所述的利用选择性外延提升SONOS闪存器件可靠性的方法,其特征在于:第四步采用低压化学气相淀积工艺,其温度为650℃~900℃,压力为1mtorr~760torr,时间为1秒~100分钟,二氯二氢硅流量为1sccm~10slm,N2O流量为1sccm~10slm。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹NEC电子有限公司,未经上海华虹NEC电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201010027215.4/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造