[发明专利]利用选择性外延提升SONOS闪存器件可靠性的方法

说明书

技术领域

本发明属于半导体集成电路制造领域，涉及一种SONOS闪存器件的制造工艺方法，尤其涉及一种利用选择性外延提升SONOS闪存器件可靠性的方法。

背景技术

SONOS闪存器件(以氮化硅作为电荷存储介质的闪存器件)，因为具备良好的等比例缩小特性和抗辐照特性而成为目前主要的闪存类型之一。SONOS闪存器件在应用上也面临着许多问题。其中可靠性相关的问题主要有两个：一是Endurance(耐久)特性，就是衡量SONOS器件在多次编程/擦除之后，器件特性方面的退化。二是Data Retention(数据保持)特性，就是SONOS器件的数据保存能力。由于现有SONOS闪存器件的擦写电压的调节主要利用离子注入来完成，因此对硅表面有一定的损伤使硅与隧穿氧化层界面的缺陷增多。SONOS闪存器件由于需要对插写电压进行调节以获得最大的工艺窗口，因此通常需要对沟道进行离子注入掺杂。然而，离子注入会对硅表面产生损伤，由此使SONOS的隧穿氧化层与硅的界面生成较多的缺陷，最终直接减少了器件的可靠性寿命。同时在后续隧穿氧化层形成工艺时可能会带来离子注入掺杂的重新分布，增加器件性能的不稳定性。

发明内容

本发明要解决的技术问题是提供一种利用选择性外延提升SONOS闪存器件可靠性的方法，该方法利用选择性外延掺杂生长来代替离子注入对擦写电压进行调节，从而避免对硅表面的损伤，从而使Data Retention(数据保持)寿命得到改善。

为解决上述技术问题，本发明提供一种利用选择性外延提升SONOS闪存器件可靠性的方法，包括如下步骤：

第一步，采用选择性外延工艺在硅衬底上生长外延掺杂层；

第二步，在外延掺杂层上生长隧穿氧化层；

第三步，在隧穿氧化层上生长氮氧化硅陷阱层，并同时用N₂O对其进行原位掺杂，形成氮氧化硅混合物，作为存储电荷的介质；

第四步，在氮氧化硅陷阱层上生长高温热氧化层。

和现有技术相比，本发明具有以下有益效果：本发明利用选择性外延掺杂来代替离子注入以此对Vtp(写入电压)，Vte(插除电压)进行调节，从而提升SONOS闪存器件可靠性的方法。本发明利用了选择性外延掺杂的方法来代替离子注入，采用氧化硅作为沟道区域的掩模层(沟道区表面无氧化硅覆盖)，采用掺杂的选择性外延工艺，在沟道区域进行选择性掺杂外延层的生长，之后再将氧化硅剥离，这样不仅可以使沟道里的掺杂浓度更均匀，而且还降低了隧穿氧化层与硅界面间的缺陷数量，从而使SONOS闪存器件的可靠性寿命得到提高。本发明工艺比较简单，易于集成，可以用于批量生产。

附图说明

图1是本发明中第一步完成后SONOS闪存器件的截面图；

图2是本发明中第二步完成后SONOS闪存器件的截面图；

图3是本发明中第三步完成后SONOS闪存器件的截面图；

图4是本发明中第四步完成后SONOS闪存器件的截面图。

其中，1为硅衬底，2为外延掺杂层，3为隧穿氧化层，4为氮氧化硅陷阱层，5为高温热氧化层。

具体实施方式

下面结合附图和实施例对本发明作进一步详细的说明。

本发明是一种利用选择性外延掺杂来代替离子注入以此对Vtp(写入电压)，Vte(插除电压)进行调节，从而提升SONOS闪存器件可靠性的方法。SONOS闪存器件由于需要对插写电压进行调节以获得最大的工艺窗口，因此通常需要对沟道进行离子注入掺杂。然而，离子注入会对硅表面产生损伤，由此使SONOS的隧穿氧化层与硅的界面生成较多的缺陷，最终直接减少了器件的可靠性寿命。同时在后续隧穿氧化层形成工艺时可能会带来离子注入掺杂的重新分布，增加器件性能的不稳定性。本发明利用了选择性外延掺杂的方法来代替离子注入，采用氧化硅作为沟道区域的掩模层(沟道区表面无氧化硅覆盖)，采用掺杂的选择性外延工艺，在沟道区域进行选择性掺杂外延层的生长，之后再将氧化硅剥离，这样不仅可以使沟道里的掺杂浓度更均匀，而且还降低了隧穿氧化层与硅界面间的缺陷数量，从而使SONOS闪存器件的可靠性寿命得到提高。

本发明方法主要的工艺流程包括如下步骤(如图1)：